最早接触到 Design for Manufacturing 这个概念是在 smic 的研讨会上，最近又在 techonline 上看到 一篇文章 ，这里把其中的部分内容总结一下：

Design for manufacturing or DFM： 考虑–制造、封装、测试（生产链）下的良率

促使DFM的因素：

1.more complex photolithography operations for deep-submicron designs
集成电路设计进入深亚微米下的越趋复杂的光刻操作

2.higher design complexity
设计复杂度的增大

3.shrinking device geometries and more devices per unit area on a chip
器件尺寸的缩小及芯片单位面积器件数量的增加

4.more complex processing operations.
更为复杂的工艺（操作）

design for yield (DFY), which includes DFM and DFT

The three types of chip defects:

1.random defects
其产生机制不特指向某个工艺步骤，其可能导致完全失效或不合性能要求，具体包含：

• a foreign particle on the wafer that may cause a short between two interconnect lines （晶片上的异种粒子造成互连线间的短路）
• a short caused by a metal bridge between two lines  （导线间的金属桥联导致的短路）
• failure of a contact to open  （接触（孔）的开路）
• a break in an interconnect line  （互连线的断裂）
• a pinhole in a transistor’s gate oxide  （晶体管栅氧的针孔）

2.systematic defects
设计、工艺、测试、都会在芯片中引入 systematic defects
通常在工艺中减小 systematic defects 的方法（特别是尖端图样 leading-edge geometries  中）是采用 optical pattern correction (OPC) 技术来使芯片上的图样与设计的图样更为接近。但 OPC 需要而外的成本（金钱与时间）

3.parametric defects.
制造工艺和应用环境中实际与平均值之间的变化，例如
工艺误差、温度和工作电压的变化…
模拟 parametric defects 比较复杂，需考虑大量的参数的变化以及敏感性的分析。

模拟/混合信号的芯片对 parametric yield loss 更为敏感。原因在于，模拟电路的设计参数比数字控制、数据通路电路的参数要复杂得多。

parametric defects 在所有工艺考虑
random defects 主要是在 250nm 到130nm
systematic defects 出现在 90nm