标签归档:SDM

JSSC 2016-11 笔记

算起来这样关于 Journal of Solid-State Circuits 的记录也蛮久了, 最初的想法主要还是自我监督为主, 做一些简单的知识贮备, 内容都是比较简略的. 最近觉得还是最好每期挑一两篇, 把内容做得稍微细致点, 这样可能留的印象更深些, 就从这期来开始试一试.

A 1 V 103 dB 3rd-Order Audio Continuous-Time ΔΣ ADC With Enhanced Noise Shaping in 65 nm CMOS

这里主要是在连续时间 Sigma-Delta ADC 中利用 Noise-Coupling 的结构, 以2阶的结构实现3阶的 NTF, 论文中具体的讨论包括采用 SAR ADC 的多 bit 量化, 方便得到量化噪声的方法, 对于连续时间的 excess-loop-delay 补偿的实现, RC 偏差等对系统的 NTF 影响等等.

关于 Noise-Coupling 结构, 可以参见下图,即将电路中的量化噪声取出经过一周期延时后加到量化器的输入.
继续阅读

1-bit 量化等效的增益

这里把如何计算 1-bit 量化等效的增益 k 的方法回顾一下:

一般的,量化器的输入为 y[n],输出为v[n];考虑K的选取使得量化器的输入与输出的均方误差最小

量化器均方误差

定义内积的运算:

内积运算

因此,均方误差可以重写为:

内积运算表示的均方误差

考虑k为自变量,上式在其导数为零时取得最小值,此时的k值为:

量化器增益

对于1-bit的量化,考虑v=sgn(y), 上式可写为:

1-bit 量化器的增益