这里谈一下关于集成电路中的 MOSFET 的输出电阻 Rout 和漏源电压 Vds 电压的问题。
下图所示为 MOSFET 的电流 ID 和输出电阻 Rout 随端电压 VD 变化的曲线
可以看到通常 VD 变化影响 ID 和 Rout 的原因主要是来源于三个因素，分别是: CLM （Channel Length Modulation）- 沟长调制效应；DIBL （Drain Induced Barrier Lowering）- 漏极导致势垒降低； SCBE （Substrate Current induced Body Effect）- 衬底电流导致的体效应。
继续阅读