关于电路的输出阻抗，一般可以用spice中的.tf语句在仿真中加以查看，但.tf仿真一般只有输出阻抗在dc或者说零频下的值，那么要如何来查看输出阻抗的频率响应？
其实还是按照计算输出阻抗的方法，在输出节点加上一个ac=1的交流电流信号，通过ac分析来看此节点的电压，实际就是输出接点的阻抗。我们可以以之前谈到的关于super-source-follower电路为例来做些讨论。
下面左图为super-source-follower的电路，我们通过如下的spice语句定义其激励源（包括直流的输入电压和ac的交流电路）
vin in 0 1.25
iout 0 out ac 1
.ac dec 100 10 10g
这样通过smart-spice的.ac的仿真，可以得到如右边所示的阻抗特性，与之前对super-source-follower的分析一致，高频下反馈环路增益下降导致阻抗的上升，之后应该是寄生电容的影响
这里谈一下关于集成电路中的 MOSFET 的输出电阻 Rout 和漏源电压 Vds 电压的问题。
下图所示为 MOSFET 的电流 ID 和输出电阻 Rout 随端电压 VD 变化的曲线
可以看到通常 VD 变化影响 ID 和 Rout 的原因主要是来源于三个因素，分别是: CLM （Channel Length Modulation）- 沟长调制效应；DIBL （Drain Induced Barrier Lowering）- 漏极导致势垒降低； SCBE （Substrate Current induced Body Effect）- 衬底电流导致的体效应。
继续阅读
关于基本的 miller 补偿的两级运放，通常在计算输出节点的非主极点时，认为第二级的共源放大的mos管的栅和漏由补偿电容Cc短接，其阻抗近似为 1/gm, 进而得到输出的极点为 gm2/CL。但是，具体在多高的频率下可以认为 Cc 短接？也就是第二级的输出阻抗随频率具体如何变化，在何时 Cc 会使得 Rout 近似为 1/gm ? 这里，我们对此做些分析。
对于基本的二极管连接的 mosfet，我们都知道其阻抗约为 1/gm。在实际电路中，也有其他类似的接法，如对于下图中 A,B 分别所示的电阻方式的连接：图中 A 在考虑调零电阻对输出阻抗影响时有类似的问题，而 B 则见于自偏置方式的 cascode 接法。这里，我们来看下各自的等效阻抗的变化。
