这里简单列一下集成电路中的环型振荡器的相位噪声问题的一些笔记
Razavi 关于环振相位噪声的分析
Razavi 在96年的 JSSC 发表的论文 “ A Study of Phase Noise in CMOS Oscillators ” 提出了针对环振相位噪声的分析方法。其基本方法是通过对环振的（小振幅）线性假设，将类似于 Lesson 模型分析 LC 振荡器的方法，应用于环振的分析中。
标签归档：PLL
关于 spur 转换到 jitter 的计算
之前有写过关于 Reference Spur 的总结，里面有提到关于 spur 与 jitter 的转换，这里具体来谈下由 PLL 的 spur 来计算 peak-peak jitter 的问题
对于 VCO 的输出信号，考虑控制线上存在小的交流分量，此时的 VCO 输出可写为：
其中, ωo 为 VCO 的振荡频率, ωm 为 Vctrl 上的交流分量的频率，Δf 为最大频率偏移, θp ( 或 Δf/fm ) 为最大的相位偏移。
继续阅读
关于 PLL 中的 Reference Spur 的问题
最近打算把 PLL 相关的东西清一下，目前主要进展到 Spur 相关的内容，发现具体分析 Reference Spur 的资料都比较少，除了 Dean Banerjee 的书里面在应用层次谈到一些外，基本上就只有李宇根 ( Woogeun Rhee ) 的论文有比较详细的介绍。但是，李宇根在 ISCAS 的论文和他自己的博士论文中关于 Spur 的算式都有差别，因此打算在这里把自己关于这些问题的想法梳理一下.
所谓的 Spur: Any undesirable non-harmonic signal present at the output spectrum
继续阅读
PFD 的 Verilog-A model
关于PFD (鉴频鉴相器)的模型，一般在 Matlab 的 simulink 环境下比较容易实现，因为搭建 PFD 主要的模块都能在 simulink 的库中找到，直接按照电路一样搭建就可以了。在这里，我们主要关心的是基于 Verilog-A 的方法的实现, 以希望在之后的电路设计中方便实现的模型和实际电路的切换。
继续阅读
关于 jitter 的小结
在这里把看的有关 jitter 的内容整理一下：
Jitter is the undesired deviation from true periodicity of an assumed periodic signal in electronics and telecommunications, often in relation to a reference clock source. — from wikipedia
通信系统中的 Jitter
在文献【1】中提到，‘timing variations’可以分为两类：
- Wander: Timing variations that occur slowly
- Jitter: timing variations that occur more rapidly
两者之间一般以 10 Hz 为分界。
关于 PLL 相位模型和环路参数
关于 PLL 相位域分析，有很多书中都有介绍，这里做一些小结
下面电路是利用 Cadence 中的基本元件搭建的 PLL 相位域模型
cadence中基本元件搭建的PLL相位域模型
具体来说，这里的 PFD+CP 利用 VCCS 实现， LPF 直接电阻电容搭建， VCO 利用 VCCS 对单位电容充电实现频率到相位的积分，DIV 利用 VCVS 实现.
继续阅读