继续补一下去年的内容,2021年9月份的 JSSC,主要看了下面的论文:
A Fully Dynamic Low-Power Wideband Time-Interleaved Noise-Shaping SAR ADC
这里主要是利用无源开关电容实现 inter-leaving 和 loop-filter,因此 NTF 只由器件的比例决定,可以实现很好的 noise-shaping。 继续阅读
继续补一下去年的内容,2021年9月份的 JSSC,主要看了下面的论文:
A Fully Dynamic Low-Power Wideband Time-Interleaved Noise-Shaping SAR ADC
这里主要是利用无源开关电容实现 inter-leaving 和 loop-filter,因此 NTF 只由器件的比例决定,可以实现很好的 noise-shaping。 继续阅读
之前断更有大半年了,中间也收一些朋友的留言询问,考虑还是尽量坚持吧,最近慢慢把之前的内容给补上。
2021年8月份的 JSSC,主要看了下面的论文:
An 8-bit 10-GHz 21-mW Time-Interleaved SAR ADC With Grouped DAC Capacitors and Dual-Path Bootstrapped Switch
七月的 Journal of Solid-State Circuits, 主要看了下面的论文:
A 9.7-nTrms, 704-ms Magnetic Biosensor Front-End for Detecting Magneto-Relaxation
论文主要介绍了用在生医领域的 magnetoresistive senseor readout 设计,下图所示为系统的示意,包括 sensor 的 bias network,capacitve-coupled instrumental amplifier (CCIA)和 zoom-adc。 继续阅读
六月的 Journal of Solid-State Circuits, 找了下面这篇论文记录一下:
A 134-μW 99.4-dB SNDR Audio Continuous-Time Delta-Sigma Modulator With Chopped Negative-R and Tri-Level FIR-DAC
下图为连续时间 SDM 中的包含反馈的第一个积分器的示意图,对积分器的运放的第一级 GM1 加入了 chopping 来改善 1/f noise。这里的问题主要是考虑到积分器中的运放有限增益和带宽,chopping 会将带外的量化噪声采样到寄生电容上,并通过积分电容导致输出误差。 继续阅读
五月的 JSSC,主要看了下面的论文:
Opamp-Less Sub-μW/Channel Δ-Modulated Neural-ADC With Super-GΩ Input Impedance
论文主要是关于 Neural-ADC 的设计,这里主要是在输入采用了 Δ-Modulation(之后在 ADC 输出的数字域加上 Σ-Modulation)的方式,来减轻系统对 dynamic range 的要求,其结构示意如下。
四月的 JSSC,主要看了下面的论文:
A Single-Trim Switched Capacitor CMOS Bandgap Reference With a 3σ Inaccuracy of +0.02%, -0.12% for Battery-Monitoring Applications
论文主要是关于 bandgap reference 的设计,下图所示为基本的实现方式 ,这里额外加入了一路用温度无关的电流偏置的 三极管来产生的 VEB3 ,主要是利用来做曲率矫正。
继续阅读