以前有提过在 spice 下面得到 mosfet 的 gm/id 曲线等的方法，这里谈一下在 cadence 环境下面获得 gm/id 曲线的方法
基本的方法，还是和之前文章说的一样，通过 op 分析得到 gm 等参数，并通过参数分析（parametric analysis）扫描 Vgs 电压得到跨导效率 gm/id 随过驱动电压 Vov 变化的曲线，具体的仿真电路如下：
继续阅读
标签归档：Gm/Id
关于弱反型与匹配
对于弱反型（weak inversion）或者说是亚阈值区（Sub-threshold）的 MOS 器件的匹配问题，很容易产生的一个想法就是由于电流和阈值的指数关系，器件的 matching (匹配)会变差。实际上，这种想法并不全然正确，这一问题在 ’Analog-Design-Essential‘ 书中亦有分析，这里简单叙述一下：
首先如下面的基本电流镜电路，考虑阈值 Vth 的 mismatch 由经由 MOS 管的跨导 gm 变为 Iout 的 mismatch，同时 uCox/2（也即K‘）和宽长比的 mismatch 直接影响输出电流，可以容易推出其输出电流 Iout 的 mismatch 为：
ΔIout/Iout=ΔVth*(gm/Id)+ΔK‘/K’+Δ(W/L)/(W/L)
继续阅读
Simulation for new lib-5 Gm/Id 相关
继续之前关于新工艺下的仿真内容的介绍.
一般在集成电路设计时，对 MOSFET 的过驱动电压 Vov 的选取通常以 150mV~200mV 和 500mV 为分界点（具体可以参见 Willy.Sansen 的 ‘Analog Design Essential’ 一书中相关的分析），当然也可通过 gm/id 曲线来寻找合适的 Vov 电压（关于 gm/id 的设计方法的具体介绍可参见 Stanford 的 EE214 课程文档的说明），个人通常以 Gm/Id*ft 曲线的峰值对应的 Vov 作为一般电路设计中迭代优化的初始点。
关于 Gm/Id 系列曲线的具体仿真电路，考虑其与之前介绍过的 MOS 管本征增益和特征频率的仿真方法相类似，基本上也是直流扫描的方法来实现的.
继续阅读