在这里标记一下, 虽然比较简单, 但是也算是不小心就比较容易犯错的地方.
通常在反馈环路的相关推导, 如环路最后输出阻抗的计算, 要将运放简化, 此时运放的输出电阻接法, 到底是串联到输出, 还是并联到地?
其实只要想一下就明白了, 可以对比一下电压源和电流源内阻的接法, 如果是运放 OPAMP 的话, 相当于压控电压源, 如果是跨导放大器 OTA, 则相当于压控电流源. 按照电压源内阻串接, 电流源内阻并联的接法就可以了.
继续阅读
标签归档：Analog
关于电感电容仿真环路增益的方法
说起来，之前也有用过利用电感截断交流，电容截断直流来仿真反馈环路的环路增益的频率响应，但是对于电感电容在低频时对其的影响一直没特别考虑过。前两天看到有关于此的讨论，回去翻了下‘The Designer’s Guide to Spice and Spectre’上的介绍，确实在相关仿真方法比较的图中有示出。
下图是利用LC来仿真放大器频率响应的电路，通常会把L,C值取较大（我一般都取1G），现在为了比较直观的看到LC的影响，将其取如图大小，图中的运放用宏模型描述，增益A=500，f-3db=500KHz
继续阅读
Cadence 原理图输入的一般规范的小结
这里把一些目前主要参照的电路设计的风格或者说是规范大致总结一下：
Cell 与 Net 的命名
- Cell name:
推荐的格式： <CellType_KeyParameter>， 例如 opamp_lownoise
命名以字母而不是数字开头
名字的字符数 <= 16 - Net names: 电源
一般命名，如 avddl, avddh …
避免使用 vdd 和 vss 来命名 ( Digital Core 预留)
避免使用 globals 方式，如 vdd! vpp! - Net names: 信号
一般命名如：vbg, vref_1p2, iref, tref_25u, clk, clk_100mhz
避免使用 globals 方式，如vref!
总线格式： netname<msb:0>
关于模拟设计的基本考虑
之前曾经贴过Basic Precautions for an Analog Designer 的原文，最近整理以前的工作，顺便把它翻出来，附上简单的翻译。
Basic precautions and tips that an Analog Designer should know.
关于模拟集成电路电路设计须知
1. Minimum channel length of the transistor should be four to five times the minimum feature size of the process. We do it, to make the lambda of the transistor low i.e. the rate of change of Id w.r.t to Vds is low.
晶体管最小沟长为工艺最小特征尺寸的4-5倍，用来减小沟长调制效应
2. Present art of analog design still uses the transistor in the saturation region.So one should always keep Vgs of the Transistor 30% above the Vt.
目前模拟集成电路设计仍然是使晶体管工作在饱和区，故应使Vgs大于Vt约30%
继续阅读
Analog Design with Structual Methodolgy
把这Analog Circuit Design with Structual Methodolgy本书看了看，觉得要学的东西实在是太多了
这里面的一个思想就是强调system thinking
感觉对信号系统里的控制理论和电路的理解都有很高的要求
some tips：
structural methodology in analog ic design
1. description of the system functionality at the high level of abstraction using the signal flow graph;
继续阅读