最近在这里花的时间比较少，但还是坚持列一下这个月的 jssc 中的部分内容吧

A 1.9–3.8 GHz ΔΣ Fractional-N PLL Frequency Synthesizer with Fast Auto-Calibration of Loop Bandwidth and VCO Frequency

关于 Fractional-N PLL 中应用全数字的自动校准电路的设计，以恒定环路带宽和加快锁定；另外里面的 frequency-to-digital 的电路也可以研究下

A Low-Power Magnitude Detector for Analysis of Transient-Rich Signals

对幅度检测电路的设计，同时考虑 temporal accuracy  和 amplitude accuracy

A 1W 104dB SNR Filter-Less Fully-Digital Open-Loop Class D Audio Amplifier with EMI Reduction

高性能全数字 PWM DAC 和开关输出级电路的设计

A 250 mV 7.5μW 61dB SNDR SC ΔΣ Modulator Using Near-Threshold-Voltage-Biased Inverter Amplifiers in 130nm CMOS

如题，超低电压下的 SC ΔΣ Modulator 设计

A 0.5-V 35-μW 85-dB DR Double-Sampled ΔΣ Modulator for Audio Applications

前馈方式的 Double-Sampling 结构，减小内部信号的 swing 以适应低电压的要求

A 1.25ps Resolution 8b Cyclic TDC in 0.13 m CMOS

Cyclic ADC 结构应用于 time-to-digital converter 的设计