继续 5 月份的 JSSC,主要看了下面的论文:
A Dynamic Power Reduction Technique for Incremental ΔΣ Modulators
论文主要是通过对 Incremental ΔΣ Modulators (如下图1)中的数字滤波部分的分析,考虑其对每时钟周期 k 的输出 dn[k] 的权重与 k 的 关系,如下图2.
继续 5 月份的 JSSC,主要看了下面的论文:
A Dynamic Power Reduction Technique for Incremental ΔΣ Modulators
论文主要是通过对 Incremental ΔΣ Modulators (如下图1)中的数字滤波部分的分析,考虑其对每时钟周期 k 的输出 dn[k] 的权重与 k 的 关系,如下图2.
前段时间事情比较多,现在把 4 月份的 JSSC 补一下,这里主要看了下面的论文:
A 1-mW Class-AB Amplifier With -101 dB THD+N for High-Fidelity 16 Headphones in 65-nm CMOS
与常用的 class-ab biasing 不同,论文中提出了 cascode-drive class-ab biasing 的方法,如下图所示。这里主要是通过 cascode 结构将前面 gm 级的输出和输出级的 gate 隔离开,这样即使在运放输出信号幅度比较大的时候,gm 级的输出节点的信号摆幅也是比较小的,从而避免了增益和由此而来的线性度的损失。
3月份的 JSSC,简单看下下面的论文:
A Compact 10-b SAR ADC With Unit-Length Capacitors and a Passive FIR Filter
论文主要是考虑 SAR ADC 中 CDAC 的面积问题,下图分别为常见的基于单元器件实现的 finger 电容的阵列和论文中提出的电容的阵列结构:
2月份的 JSSC,主要挑了下面的论文:
A 0.029-mm2 17-fJ/Conversion-Step Third-Order CT ADC With a Single OTA and Second-Order Noise-Shaping SAR Quantizer
论文介绍了 CT SDM ADC 中采用噪声整形的量化器的方法,下图为其示意:
1月份的 JSSC,主要挑了下面的论文:
Analysis and Design of Low-Power Continuous-Time Delta-Sigma Modulator Using Negative-R Assisted Integrator
论文介绍了在连续时间 SDM 积分器中加入负阻的方法,并以此来提高积分器中运放的线性度和噪声特性,从而可以实现低功耗的设计,下面是其设计框图: