在这里标记一下, 虽然比较简单, 但是也算是不小心就比较容易犯错的地方.
通常在反馈环路的相关推导, 如环路最后输出阻抗的计算, 要将运放简化, 此时运放的输出电阻接法, 到底是串联到输出, 还是并联到地?
其实只要想一下就明白了, 可以对比一下电压源和电流源内阻的接法, 如果是运放 OPAMP 的话, 相当于压控电压源, 如果是跨导放大器 OTA, 则相当于压控电流源. 按照电压源内阻串接, 电流源内阻并联的接法就可以了.
继续阅读
关于电感电容仿真环路增益的方法
说起来，之前也有用过利用电感截断交流，电容截断直流来仿真反馈环路的环路增益的频率响应，但是对于电感电容在低频时对其的影响一直没特别考虑过。前两天看到有关于此的讨论，回去翻了下‘The Designer’s Guide to Spice and Spectre’上的介绍，确实在相关仿真方法比较的图中有示出。
下图是利用LC来仿真放大器频率响应的电路，通常会把L,C值取较大（我一般都取1G），现在为了比较直观的看到LC的影响，将其取如图大小，图中的运放用宏模型描述，增益A=500，f-3db=500KHz
继续阅读
回来了…
o(╯□╰)o，这边实在闲置太久了，惭愧…
其实这段时间，还是发生了挺多事的，经历了裁员，求职，出国等等，
加上前一段时间域名政策和备案的问题，差一点就打算放弃这里了，只是觉着可惜了，不过如果有一天这里全404了，也不用惊讶，现在的网络政策实在是很难让人坚持下去。。。
抽空把网站的wordpress升级了下，一些插件也都去了（发现UTW不能用了，晕了）。整个升级过程还算顺利，就是最后登录老是提示没有权限，后来查了下似乎是config文件的编码有问题，还好留了原来的，换上去就ok了.
目前的话主要打算对专业上的东西梳理下, 说起来 toctory 大牛写的电路设计的9个级别应该很多人都看过的, 呵呵, 感觉现在自己还在 level3-4 之间, 继续努力吧.
MOSFET Rout 与 Vds 选取的考虑
这里谈一下关于集成电路中的 MOSFET 的输出电阻 Rout 和漏源电压 Vds 电压的问题。
下图所示为 MOSFET 的电流 ID 和输出电阻 Rout 随端电压 VD 变化的曲线
可以看到通常 VD 变化影响 ID 和 Rout 的原因主要是来源于三个因素，分别是: CLM （Channel Length Modulation）- 沟长调制效应；DIBL （Drain Induced Barrier Lowering）- 漏极导致势垒降低； SCBE （Substrate Current induced Body Effect）- 衬底电流导致的体效应。
继续阅读
links for 2010-01-16
- some good document for the simulation
《一头想要被吃掉的猪-100个让人想破头的哲学问题》
《一头想要被吃掉的猪：100个让人想破头的哲学问题》 — 朱利安·巴吉尼
朱利安·巴吉尼（Julian Baggini），英国哲学家和作家，是《哲学家杂志》的共同创办者和主编，《卫报》、《独立报》和BBC撰稿人，也是BBC第4电台《在我们的时代》栏目的定期嘉宾。著作包括《哲学家在想什么》和《哲学和人生意义》等
这里所谓的哲学问题，也就是作者所提到的“思想实验”，通过一定的限定或简化，使人们专注于分析关键的问题或概念。书中列举的思想实验，包含的内容还是很广的，像有名的芝诺悖论，罗尔斯的无知之幕等等。我个人感触比较多的，大概是里面的关于存在认定的一致性的“特修斯船”，关于未来与现在的自我的“未来的震惊”，以及让我关注人生规划的“诅咒生命”，和有关囚徒困境的“至死才分离”。