最近打算把 PLL 相关的东西清一下，目前主要进展到 Spur 相关的内容，发现具体分析 Reference Spur 的资料都比较少，除了 Dean Banerjee 的书里面在应用层次谈到一些外，基本上就只有李宇根 ( Woogeun Rhee ) 的论文有比较详细的介绍。但是，李宇根在 ISCAS 的论文和他自己的博士论文中关于 Spur 的算式都有差别，因此打算在这里把自己关于这些问题的想法梳理一下.
所谓的 Spur: Any undesirable non-harmonic signal present at the output spectrum
继续阅读
11月的 JSSC， 其中有大部分是来源于2010年的 A-SSCC ( Special Section on The 2010 Asian Solid-State Circuits Conference ), 这里列一下觉得可以了解的部分内容：
A 0.8-mW 5-bit 250-MS/s Time-Interleaved Asynchronous Digital Slope ADC
利用 delay-line 来实现的 asynchronous digital slope 的结构，提高 Slope ADC 的速率
Low-OSR Over-Ranging Hybrid ADC Incorporating Noise-Shaped Two-Step Quantizer
利用 Two-Step ADC 来提到量化精度，使 sigma-delta ADC 在较低的 OSR 下仍可获得较好的 SQNR, 具体包括 residue-feedback 的结构，以及 cap/amp sharing 的方法
关于PFD (鉴频鉴相器)的模型，一般在 Matlab 的 simulink 环境下比较容易实现，因为搭建 PFD 主要的模块都能在 simulink 的库中找到，直接按照电路一样搭建就可以了。在这里，我们主要关心的是基于 Verilog-A 的方法的实现, 以希望在之后的电路设计中方便实现的模型和实际电路的切换。
继续阅读
10月份的JSSC， 简单列一下觉得可以了解的内容：
Ultrahigh-Speed Low-Power DACs Using InP HBTs for Beyond-100-Gb/s/ch Optical Transmission Systems
在电路设计上，可以看看里面R-2R的current-steering DAC和 timing alignment的结构
Digitally Assisted IIP2 Calibration for CMOS Direct-Conversion Receivers
在接收机中使用数字辅助的自校准技术来改善IIP2的方法
在这里把看的有关 jitter 的内容整理一下：
Jitter is the undesired deviation from true periodicity of an assumed periodic signal in electronics and telecommunications, often in relation to a reference clock source. — from wikipedia
在文献【1】中提到，‘timing variations’可以分为两类：
两者之间一般以 10 Hz 为分界。