看看这段:
“昨天谈论公民权利，今天谈论公民权利，明天还是谈论公民权利，说来说去就这么一件事，能不能弄点新鲜的？问题是，如果昨天强拆，强调公民权利是头等大事；如果今天发生的事情是刑讯逼供，强调公民权利还是头等大事；明天发生的事情是城管打人，强调公民权利依然是头等大事。道理的意义不在于它能创造多少美学上的新鲜感或者提供多少智力上的挑战，而在于它在多大程度上回应现实中的真问题。知识分子不是好莱坞恐怖片导演，在设计出3600种谋杀现场后，接下来的任务是设计第3601种。早就厌倦了强拆、逼供、城管这些话题？可惜，这些现象并没有因为你高雅的疲惫而销声匿迹。”
另外一些摘录：
继续阅读
九月份的 JSSC 的部分内容：
A Spur-Frequency-Boosting PLL With a −74 dBc Reference-Spur Suppression in 90 nm Digital CMOS
针对spur的问题，在PFD和CP之间插入spur frequency boost 模块，以将其移到高频
A Bandwidth-Adaptive Preamplifier
在设计中考虑由输入信号带宽控制系统功耗的方法
最近工作上问题比较多，这里就还是简单的列一下八月的 jssc 论文的部分内容：
A Low-EMI 3-W Audio Class-D Amplifier Compatible With AM/FM Radio
对驱动放大器的 slew-rate 的控制和数字调制地方法来提升线性度
A 2.3 mW 10-bit 170 MS/s Two-Step Binary-Search Assisted Time-Interleaved SAR ADC
关于其中的 dynamic sar adc 和具体的功耗-速度的考虑
这是在利用 Verilog-A 搭建系统仿真 model 时遇到的问题，这里记录一下。
在下面的 Verilog-A 代码片断中，定义 mvar 为实数类型的变量，并对其赋值：
real mvar；
mvar=2/3*9.0；
这里最后得到的 mvar=9.0 而不是6.0。
原因在于 Verilog-A 代码中的 2/3 这部分，由于是两个整数相除，得到是最近的整数，即为1。
而这一部分的运算并不会因为 mvar 的数据类型而发生改变。
