一月份的 Journal of Solid-State Circuits 主要是关于数字电路和存储器的内容, 简单的挑了下面关于 Digital LDO 的论文记录一下:
A 200-mA Digital Low Drop-Out Regulator With Coarse-Fine Dual Loop in Mobile Application Processor
与模拟方式工作的 LDO 不同, 数字方式的 LDO 通过控制 Power MOSFET 的数目来实现其功能, 由于数字 LDO 中的 Power MOSFET 工作在开关状态, 其尺寸远较模拟 LDO 电路中的小, 故在芯片面积上有较大优势. 考虑到数字 LDO 的输出电压的 ripple 和 PSR 问题, 数字 LDO 一般是用于给对电源波动较不敏感的数字电路供电.
上图所示即为文章中具体提出的数字 LDO 电路的系统结构.
略致郁，好像书中后记所说：
失败远较 成功多，远较成功普遍。家庭与爱情可遇不可求，没人 能幸运获救，没人能巧合解脱，没有相互理解的爱人、 朋友、父母、子女能让无法忍受的日子变得稍微愉快一 点。命运从不曾改变，它只会沿着必然之轨迹带你到绝 路，把你留在那里.
12 月份的 Journal of Solid-State Circuits 的 Paper , 主要看了下面关于 Class-D Audio Amplifier 的论文:
A 118 dB PSRR, 0.00067% (−103.5 dB) THD+N and 3.1 W Fully Differential Class-D Audio Amplifier With PWM Common Mode Control
这篇文章主要讲的是在 Class-D 放大器中采用共模反馈来提高电路的 PSRR。下图是通常的 Class-D 放大器电路的示意图，在一些应用如手机系统，PA 的动作导致电源的波动，会通过 Class-D 的 Power MOS 直接馈到电路输出。
为便于分析，可以将上面的 Class-D 电路简化成下面的线性模型
算起来这样关于 Journal of Solid-State Circuits 的记录也蛮久了, 最初的想法主要还是自我监督为主, 做一些简单的知识贮备, 内容都是比较简略的. 最近觉得还是最好每期挑一两篇, 把内容做得稍微细致点, 这样可能留的印象更深些, 就从这期来开始试一试.
A 1 V 103 dB 3rd-Order Audio Continuous-Time ΔΣ ADC With Enhanced Noise Shaping in 65 nm CMOS
这里主要是在连续时间 Sigma-Delta ADC 中利用 Noise-Coupling 的结构, 以2阶的结构实现3阶的 NTF, 论文中具体的讨论包括采用 SAR ADC 的多 bit 量化, 方便得到量化噪声的方法, 对于连续时间的 excess-loop-delay 补偿的实现, RC 偏差等对系统的 NTF 影响等等.
关于 Noise-Coupling 结构, 可以参见下图，即将电路中的量化噪声取出经过一周期延时后加到量化器的输入.
继续阅读
余光中的散文集，相对里面的几篇游记类的，个人更偏爱里面关于家人生活和友人的那几篇。
