5月份的 JSSC， 主要挑了下面的论文：
A Nyquist Rate SAR ADC Employing Incremental Sigma Delta DAC Achieving Peak SFDR = 107 dB at 80 kS/s
论文主要介绍了用 Incremental Sigma-Delta DAC 提高 SAR-ADC 精度的方法，如下图所示：
JSSC 2018-04 笔记
前一段时间事情比较多，基本没什么精力花在这，现在开始慢慢把之前的工作补上…
4月份的 JSSC 论文主要挑了下面这篇:
A 4.2-mW 10-MHz BW 74.4-dB SNDR Continuous-Time Delta-Sigma Modulator With SAR-Assisted Digital-Domain Noise Coupling
论文主要是考虑 Noise-coupling SDM 中利用数字方式实现 Noise coupling filter 的方法，其示意图如下。
JSSC 2018-03 笔记
继续关于 Journal of Solid-State Circuits 的论文的纪录, 三月份主要挑了下面的 paper：
A Low-Jitter Ring-Oscillator Phase-Locked LoopUsing Feedforward Noise Cancellation Witha Sub-Sampling Phase Detector
下图所示为常见的 CP-PLL 和论文中提到的 SSPD-PLL 的系统框图，以及两种结构中各个电路模块对的系统的相位噪声的贡献的曲线。
JSSC 2018-02 笔记
二月份的 Journal of Solid-State Circuits 论文, 简单的找了下面这篇记录一下:
An Active-Matrix OLED Driver CMOS IC With Compensation of Non-Uniform Routing-Line Resistances in Ultra-Thin Panel Bezel
这里主要介绍的是利用在输入差分对加入源极退化电阻来补偿连线电阻的失配问题，基本的原理可见下图.
继续阅读
JSSC 2018-01 笔记
新一年的开篇，重新出发，这月的 JSSC 主要挑了下面这篇 paper：
A 1.8-V 6.9-mW 120-fps 50-Channel Capacitive Touch Readout With Current Conveyor AFE and Current-Driven ΔΣ ADC
这里主要是利用 Current Conveyor 的阻抗变换或者说 buffer 的作用以减少 sensor 中大的寄生电容的影响，同时对相邻的信号做差得到类似差分的结构以避免所谓的 baseline 信号导致的饱和的问题。
基本的系统结构可见下图：
JSSC 2017-12 笔记
十二月的 Journal of Solid-State Circuits， 找了下面两篇论文简单记录一下：
A 19 nV/√Hz Noise 2-µV Offset 75-µA Capacitive-Gain Amplifier With Switched-Capacitor ADC Driving Capability
下图所示为其工作的示意，通过将输入电容拆分，并利用 auto-zero 的相位来设置输入共模电压；注意这里存在的 dummy auto-zero 相位使 chopping 的频率大于 auto-zero 的频率，因此不会使得 auto-zero 的噪声折叠回来。
