就这本书的主题基本没有太多特别的，而且有的内容的叙述略显繁琐，主要值得一提的还是里面的各种史料以及对不同观点的介绍。 PS：删节注意
附上一些摘录：
继续阅读
JSSC 2015-12 笔记
贴一下2015年12月份的几篇 JSSC 论文
A 60 V Auto-Zero and Chopper Operational Amplifier With 800 kHz Interleaved Clocks and Input Bias Current Trimming
电路中结合 Chopping 和 Auto-Zero 的方法
A 4.5mWCT Self-Coupled Modulator With 2.2MHzBWand 90.4 dB SNDR Using Residual ELD Compensation
其中的 self-coupled integrator 的结构
A Continuous-Time Sturdy-MASH Modulator in 28 nm CMOS
在连续时间 SDM 中应用 Sturdy MASH 的结构
A 12b 250 MS/s Pipelined ADC With Virtual Ground Reference Buffers
具体关于 virtual ground reference buffer 的介绍， 类似 bootstrap 的方法
JSSC 2015-11 笔记
列一下11月的两篇 JSSC 论文
A 1 V Input, 3 V-to-6 V Output, 58%-Efficient Integrated Charge Pump With a Hybrid Topology for Area Reduction and an Improved Efficiency by Using Parasitics
Cockcroft-Walton CP和 Dickson CP 混合的结构地设计分析，以及对于MOSCAP 的耐压结构的设计
A 0.022mm 98.5 dB SNDR Hybrid Audio ΔΣ Modulator With Digital ELD Compensation in 28 nm CMOS
Hybrid CT-SDM结构，在数字域实现的excess-loop-delay 补偿
《明智行动的艺术》
JSSC 2015-10 笔记
简单记录一下十月份 JSSC 的几篇论文
Nested-Current-Mirror Rail-to-Rail-Output Single-Stage Amplifier With Enhancements of DC Gain, GBW and Slew Rate
所谓的nested-current-mirror amplifier，实际实现的思路有点像recycling folded cascade.
A 100 MS/s, 10.5 Bit, 2.46 mW Comparator-Less Pipeline ADC Using Self-Biased Ring Amplifiers
关于其中的 self-biased ring amplifier 的具体结构
A 0.4 V 63 W 76.1 dB SNDR 20 kHz Bandwidth Delta-Sigma Modulator Using a Hybrid Switching Integrator
通过不同相位的划分，实现的连续时间积分器和开关电容积分器的混合的结构
