十二月的 Journal of Solid-State Circuits， 找了下面两篇论文简单记录一下：
下图所示为其工作的示意，通过将输入电容拆分，并利用 auto-zero 的相位来设置输入共模电压；注意这里存在的 dummy auto-zero 相位使 chopping 的频率大于 auto-zero 的频率，因此不会使得 auto-zero 的噪声折叠回来。
继续关于 Journal of Solid-State Circuits 的论文的纪录, 11月主要挑了下面两篇 paper：
论文主要介绍的是在低压低功耗的条件下满足对动态范围、高输入阻抗和抗共模干扰能力的要求，下图所示为论文介绍的系统框图：
继续阅读
十月的 Journal of Solid-State Circuits， 主要找了下面的论文来简单记录一下：
利用 VCO 实现的开环 CT-DSM, 直接由逻辑电路实现的 1-z-1 结构，如下所示：
继续阅读
九月的 Journal of Solid-State Circuits， 找了下面这篇论文记录一下：
下图为所示的连续时间 SDM 的示意图，在第一个积分器中加入了 chopping 来改善 1/f noise 的问题，注意这里的积分器中的运放采用的是前馈方式的补偿方法。
八月份的 Journal of Solid-State Circuits 论文, 主要找了下面这篇记录一下:
下图所示为论文介绍的结构的系统框图:
这里主要涉及的想法:一个是利用 injection-lock 的方法对 VCO 输出作 re-align， 从而将 VCO 的 accumlated phase noise 周期归零，减小低频附近的相位噪声。通常的 IL-PLL 结构如下图：
七月的 Journal of Solid-State Circuits， 主要找了下面关于 CT Filter 的论文来简单记录一下：
论文中主要是在系统架构上采用 Follow-the-Leader-Feedback (FLFB) LPF 的结构，使得噪声贡献基本来源于第一级，从而降低了其他级电路得噪声和功耗的要求。下图是其介绍的具体采用的 Active-RC/Active-gm-RC 的电路实现。
这里主要注意的还是其中的第三级中的 Active-gm-RC 电路，它利用了运放的单位带宽来实现传输函数的复极点。