压控电容的 Verilog-A 模型


这里把利用 Verilog-A 模型实现压控电容的方法记录一下

具体的 Verilog-A 模型描述:

// Verilog‐A model for Voltage Controlled Capacitor
`include “constants.vams ”
`include “disciplines.vams”

module vccap(p,n,vp,vn);
  inout p,n; input vp,vn;
  electrical p,n,vp,vn;
  
  parameter real c0=1p from (0:inf); //nominal capacitance for V(vp,vn)=0
  parameter real c1=0.1p from [0:inf); // v2c coefficience
  real q, ceff;
 
  analog begin
     ceff=c0+c1*V(vp,vn);
     q=ceff*V(p,n);
     I(p,n)<+ ddt(q)
  end
endmodule

在上面模型的描述中,实际上假设了电容的控制电压与电容的端电压无关,因此直接 C*V 得到电荷,实际上如果是非线性电容,或者说电容同时受到其端电压控制,则需要通过非线性电容对端电压积分才能得到对应的电荷。此时具体的描述方法可以参见 Modeling Varactors 这篇 paper 中 Ken Kundert 关于非线性电容的模型描述方法与电荷守恒问题的分析。

回到上面的 Verilog-A 模型,我们可以通过仿真来加以验证,下面是具体的 test-bench:

压控电容仿真电路

至于具体的仿真方法,仍然是通过 ac 分析得到交流电流,进而得到等效的电容,具体得到的电容随控制电压的变化曲线如下:

电容随控制电压的变化曲线

可以看到在电压从 -1 到 1 变化时,电容变化为 0.9pF 到 1.1pF,对照之前的电容 Verilog-A 描述中的参数,可以看到模型工作正常


版权声明: 本站文章版权所有,转载须以超链接形式标明文章原始出处和版权信息。

发表评论

电子邮件地址不会被公开。 必填项已用*标注