这里简单列一下集成电路中的环型振荡器的相位噪声问题的一些笔记

Razavi 关于环振相位噪声的分析

Razavi 在96年的 JSSC 发表的论文 “ A Study of Phase Noise in CMOS Oscillators ” 提出了针对环振相位噪声的分析方法。其基本方法是通过对环振的（小振幅）线性假设，将类似于 Lesson 模型分析 LC 振荡器的方法，应用于环振的分析中。

其中主要的差别在于其对开环品质因子 ( Open-loop Q ) 的定义：

从而可以得到输出对噪声的一般的传输函数：

具体到下面的线性化的环振模型

论文中也提到的的环振中的不同噪声的处理：线性模型中的加性噪声，高频乘性噪声，低频乘性噪声等

关于尾电流源噪声的考虑（下面左图），主要是其引起的 FM 作用

对于电源、衬底噪声，主要考虑 device mismatch 和差分对共源节点的电容，将电源和衬底噪声转为电流，调制差分级的延时

Hajimiri 关于环振相位噪声的分析

在99年 JSSC 的论文 “ Jitter and Phase Noise in Ring Oscillators ”, Hajimiri 介绍了通过引入 ISF ( impulse sensitivity function ) 分析相噪的方法。

基本的思路是求解系统的冲击响应，（以噪声电流的扰动为输入），并将系统的时变特性归结于 ISF 函数当中。

ISF 作为周期函数，表征在某一相位时刻注入的脉冲对振荡器扰动的敏感性

这里的 ISF 主要是通过仿真方法来获得，关于 ISF 函数的一些近似方法，可以参考 Hajimiri 稍早的论文 “ A General Theory of Phase Noise in Electrical Oscillators ” 中附录部分的介绍，其中比较简单的一种是利用振荡波形的斜率的来做近似：

应用 ISF 的方法，一个重要的作用是引入了振荡器的对称性问题。论文中得到振荡器相噪中 flicker noise 和 thermal noise 的转折频率为：

因而通过使振荡波形对称的设计 ( Rising / falling edge 的对称性 ), 可以使ISF的dc值接近零，从而整个减弱 flicker noise 的影响。当然，也可以考虑通过更多级数来减小 Γrms

在考虑对称性之后（忽略 flicker noise ），具体的环振相噪

单端环振：

差分环振：

上面可以看到单端和差分结构下（给定功耗和振荡频率），级数N对相噪影响有所差别，具体的的理解可以考虑：对差分结构，功耗决定了总的尾电流的大小，级数增加，则每级的尾电流减小, delay-cell 的转换速率降低，从而使相噪特性变差；对单端结构，转换速率不会受到级数的影响

对于衬底和电源噪声问题，主要是考虑噪声的相关性，如可以使得所有此类噪声引入点的作用相同，则只有在 dc 和振荡频率偶数倍处的噪声作用

具体设计中考虑对称问题：对单端结构（如 inverter ）：存在优化的 Wp/Wn, 但并不一定在相同跨导处；对差分结构，实际是考虑半边电路的 symmetry ( 如 Maneatis load )

Liang Dai 关于相噪问题的分析

结合之前的分析方法，Liang Dai 在 02年的 IEEE Transactions on Circuits and Systems 上的论文 ” Design of Low-Phase-Noise CMOS Ring Oscillators ” 中，对环振的相位噪声做了进一步的分析

基本的方法是将 Razavi 的线性模型与 Hajimiri 的 ISF 函数结合起来，再将得到的线性模型扩展（引入上面的 limiter, 并通过 ISF加以处理），得到新的相噪的表示（对实际的 soft clipping ）：

论文中得到的一个结论：为减小相噪，设计应该实现 “ fast rail-to-rail switching ”

另外，对差分结构低频噪声（尾电流源噪声）的上变频问题

论文中给出了尾电流源（和其偏置）的 flicker noise 对相噪的影响：