JSSC 2017-08 笔记


八月份的 Journal of Solid-State Circuits 论文, 主要找了下面这篇记录一下:

A Spur-and-Phase-Noise-Filtering Technique for Inductor-Less Fractional-N Injection-Locked PLLs

下图所示为论文介绍的结构的系统框图:

Injection-Lock-PLL 和 Phase-Noise-Filter的系统框图

这里主要涉及的想法:一个是利用 injection-lock 的方法对 VCO 输出作 re-align, 从而将 VCO 的 accumlated phase noise 周期归零,减小低频附近的相位噪声。通常的 IL-PLL 结构如下图:

injection-PLL 和 clock edge re-alignment

论文中的另一个方法是对相位做平均(相位域滤波),其结构如下图所示(此外也将 delay-line 的输出以 FIR 的方式处理以去除之前滤波部分的高频 peaking)。

phase averagers


版权声明: 本站文章版权所有,转载须以超链接形式标明文章原始出处和版权信息。

发表评论

电子邮件地址不会被公开。 必填项已用*标注