JSSC 2016-05 笔记


简单列一下五月份的 JSSC 的两篇论文

An 11b 450 MS/s Three-Way Time-Interleaved Subranging Pipelined-SAR ADC in 65 nm CMOS

结合 Subranging Pipeline SAR 的结构,以及 offset calibration 和 error decision correction 的方法

A Continuous-Time Delta-Sigma Modulator Using ELD-Compensation-Embedded SAB and DWA-Inherent Time-Domain Quantizer

利用 single-amplifier-biquad 结构的三阶CT-SDM 减少所需的放大器,同时亦包含 excess-loop-delay 的补偿


版权声明: 本站文章版权所有,转载须以超链接形式标明文章原始出处和版权信息。

发表评论

电子邮件地址不会被公开。 必填项已用*标注