JSSC 2013-04 笔记


继续关于四月份的 JSSC,下面是一些简单的记录:  

A Fully-Integrated, Miniaturized (0.125 mm²) 10.5 μW Wireless Neural Sensor

主要可以看看其中的 discrete time LDO 的结构

A 2.8 GS/s 44.6 mW Time-Interleaved ADC Achieving 50.9 dB SNDR and 3 dB Effective Resolution Bandwidth of 1.5 GHz in 65 nm CMOS

采用数字的 background calibration 来减小电容的 mismatch,inter-channel offset, 以及 gain and timing offset

A Reconfigurable Mostly-Digital Delta-Sigma ADC With a Worst-Case FOM of 160 dB

具体的利用环振来实现的ΣΔ ADC的分析

A 7 bit, 3.75 ps Resolution Two-Step Time-to-Digital Converter in 65 nm CMOS Using Pulse-Train Time Amplifier

针对 TDC 的速度和分辨率的问题,提出的 pulse train time amplifier 的结构

A Low Quiescent Current Asynchronous Digital-LDO With PLL-Modulated Fast-DVS Power Management in 40 nm SoC for MIPS Performance Improvement

关于 digital LDO 和 ripple-based control of switching regulator

50 mV-Input Batteryless Boost Converter for Thermal Energy Harvesting

主要是简单的了解一下这里的 voltage multiplier,ZCS controller 以及 self-PWM 的结构

A 100+ Meter 12 Gb/s/Lane Copper Cable Link Based on Clock-Forwarding

关于其中的 FIR phase filter 和 MDLL 的结构

Integrated Pop-Click Noise Suppression, EMI Reduction, and Short-Circuit Detection for Class-D Audio Amplifiers

利用额外的环路来抑制 pop/click noise 的方法,以及其他的 class-d 具体电路的实现


版权声明: 本站文章版权所有,转载须以超链接形式标明文章原始出处和版权信息。

发表评论

电子邮件地址不会被公开。 必填项已用*标注