JSSC 2013-03 笔记


3月份的JSSC, 简单列一下觉得可以了解的内容

A 10-Bit 300-MS/s Pipelined ADC With Digital Calibration and Digital Bias Generation

关于 switching opamp的结构,background calibration 以及数字的bias generator

A 2.8–3.2-GHz Fractional-Digital PLL With ADC-Assisted TDC and Inductively Coupled Fine-Tuning DCO

在digital PLL 中 TDC 的改进以及DCO 中应用插值的方法

A Reconfigurable 1 GSps to 250 MSps, 7-bit to 9-bit Highly Time-Interleaved Counter ADC with Low Power Comparator Design

通过交织结构减小单斜率adc中比较器带宽要求,以此实现的高速adc

Immediate Calibration of Operational Amplifier Gain Error in Pipelined ADCs Using Extended Correlated Double Sampling

对于 pipelined adc 中的运放的有限增益以及小的电压输出范围的问题,通过前后级的共同作用实现的所谓的 extended correlated double sampling 方法

Zeroth -Order Control of Boost DC-DC Converter With Transient Enhancement Scheme

利用比较器控制输出电压从而去除负载对环路的作用,具体的控制环路的分析


版权声明: 本站文章版权所有,转载须以超链接形式标明文章原始出处和版权信息。

发表评论

电子邮件地址不会被公开。 必填项已用*标注