JSSC 2012-07 笔记


An Ultra Low Power Bandgap Operational at Supply From 0.75 V

利用采样方式实现的 bandgap 电压,以及低压下的设计分析

A 3.4 W Digital-In Class-D Audio Amplifier in 0.14 µm CMOS

数字域的 sigma-delta+PWM 的控制,输出的 feedback control 以及 power-stage 的设计

A 65-nm, 1-A Buck Converter With Multi-Function SAR-ADC-Based CCM/PSK Digital Control Loop

DC-DC 变换器中利用 SAR-ADC 的数字控制的方法

Merged Two-Stage Power Converter With Soft Charging Switched-Capacitor Stage in 180 nm CMOS

开关电容变换器 + buck 变化器的结构,以及对应控制方式的考虑

A 53-nW 9.1-ENOB 1-kS/s SAR ADC in 0.13-µm CMOS for Medical Implant Devices

考虑低功耗设计的 SAR ADC 的实现

A 12 b 5-to-50 MS/s 0.5-to-1 V Voltage Scalable Zero-Crossing Based Pipelined ADC

基于 zero-crossing 的设计,包括 unidirectional coarse-fine charge transfer 电路等结构

Analysis and Design of a High Speed Continuous-time ΔΣ Modulator Using the Assisted Opamp Technique

高速连续时间 ΔΣ modulator 的第一个积分器的线性和速度问题,通过 assisted OPAMP 方法的改善

A 3.6 mW, 90 nm CMOS Gated-Vernier Time-to-Digital Converter With an Equivalent Resolution of 3.2 ps

TDC 的环振实现的结构和其中的噪声整形的方法

Wideband 2 to 6 GHz RF Front-End With Blocker Filtering

关于 transferred impedance feedback 的分析

Degradation-Resilient Design of a Self-Healing xDSL Line Driver in 90 nm CMOS


A 1.2–6 Gb/s, 4.2 pJ/Bit Clock & Data Recovery Circuit With High Jitter Tolerance in 0.14 µm CMOS

关于 parallel 结构的 CDR 的设计分析

A Low-Power Level Shifter With Logic Error Correction for Extremely Low-Voltage Digital CMOS LSIs

主要是低压下电平转换中的 logic error correction 的方法

版权声明: 本站文章版权所有,转载须以超链接形式标明文章原始出处和版权信息。