Cadence技术研讨会


今天去听了 cadence 的技术研讨会
主要听的是里面的Track3-Virtuoso全定制的部分

里面的A/MS之类的东西倒是可以稍微关注一下
不过最让我感兴趣的还是里面介绍的Neo_circuit

可以通过设定Analog Circuit的要达到性能参数
再调用testbench,直接来扫描mos管的尺寸之类来自动完成电路的设计
还能在最坏情况分析里面自动优化mos管的尺寸
这样设计时只要专注于电路的拓扑结构的选择和大致认定工作点范围
之后的工作都可以用它来做了
这东东感觉确实挺牛的,不知道以后还能发展成什么样
这样下去模拟ic的自动化设计说不定还真能搞起来…


版权声明: 本站文章版权所有,转载须以超链接形式标明文章原始出处和版权信息。

发表评论

电子邮件地址不会被公开。 必填项已用*标注