九月份的 JSSC，主要看了下面的论文：
A 1-V 175-µW 94.6-dB SNDR 25-kHz Bandwidth Delta-Sigma Modulator Using Segmented Integration Techniques
下图所示为论文中提到的 MASH 2-1 的 SC-SDM 的示意图，这里的反馈中加入了FIR 的结构，以减小积分器输入看到的信号幅度。
分类目录归档：专业|IC-Design
JSSC 2019-08 笔记
八月份的 JSSC，主要看了下面的论文：
A Low-Noise Chopper Amplifier Designed for Multi-Channel Neural Signal Acquisition
下图为论文提到的放大器的结构，这里主要是其中的 Active Gm-C-based DSL (dc servo loop) 的设计问题，要提供 low-frequency highpass corner 同时满足线性度和噪声的要求。
JSSC 2019-07 笔记
7月份的 JSSC，主要看了下面的论文：
A 2.5 ppm/◦C 1.05-MHz Relaxation Oscillator With Dynamic Frequency-Error Compensation and Fast Start-Up Time
下图所示为传统的 RC Relaxation Oscillator ，左图中用了两个比较器控制电容 C1/C2 轮流充放电，因而在整个周期中包含了两个比较器的延时；右图中采用了一个比较器去除了两个比较器之间的误差的问题，但是需要引入额外的 reset 时间来保证电容的完全放电。
JSSC 2019-06 笔记
6月份的 JSSC，主要看了下面的论文：
A Second-Order Noise-Shaping SAR ADC With Passive Integrator and Tri-Level Voting
如下图所示，这里的 Noise-Shaping SAR ADC 与一般的 SAR ADC 的差别主要在于将将 SAR 工作后的 Vres 取出经过滤波 H(z) 后加入下次的 SAR 工作，以此来实现量化噪声的整型。
JSSC 2019-05 笔记
继续 5 月份的 JSSC，主要看了下面的论文：
A Dynamic Power Reduction Technique for Incremental ΔΣ Modulators
论文主要是通过对 Incremental ΔΣ Modulators （如下图1）中的数字滤波部分的分析，考虑其对每时钟周期 k 的输出 dn[k] 的权重与 k 的 关系，如下图2.
JSSC 2019-04 笔记
前段时间事情比较多，现在把 4 月份的 JSSC 补一下，这里主要看了下面的论文：
A 1-mW Class-AB Amplifier With -101 dB THD+N for High-Fidelity 16 Headphones in 65-nm CMOS
与常用的 class-ab biasing 不同，论文中提出了 cascode-drive class-ab biasing 的方法，如下图所示。这里主要是通过 cascode 结构将前面 gm 级的输出和输出级的 gate 隔离开，这样即使在运放输出信号幅度比较大的时候，gm 级的输出节点的信号摆幅也是比较小的，从而避免了增益和由此而来的线性度的损失。
