继续之前的笔记：非连续导通模式（DCM）通常在发生在轻载且开关为电流单向类型时，这里对DCM工作模式下的buck变换器的做些小结
上图为基本的buck变换器的电路，考虑电路工作于DCM状态，在一个周期内，开关Q1导通的时间为D1*Ts， Q1断开并由D1提供电感电流的时间为D2*Ts，Q1断开并且D1由于不能反向导电，即电感电流为零的时间为D3*Ts，也分别对应下面的3个电路。
继续阅读
分类目录归档：专业|IC-Design
DC-DC 学习笔记-3: buck变换器的电压/电流 ripple
接着关于DC-DC的学习笔记，这里分析下buck变换器的输出电压和电感电流的ripple问题。
上面是基本的buck变换器的电路，开关在位置1时段（D*Ts时间），电感上电压为（Vg-Vo），考虑电感电压和电流的关系，可以知道此时段电感电流的变化（也即电感电流的峰峰值变化）:
DC-DC 学习笔记-2: 伏秒平衡和常见 DC-DC 变换器
继续之前的DC-DC学习笔记…
伏秒平衡的理解：开关变换器在稳态平衡时，电感电流在周期起始必定相等，考虑到电感电流变化的速率受控于电感上的电压，因此要求电感电压在一周期内均值为零，也就是伏秒平衡原理；同样对应的，流过电容的电流也存在安-秒平衡。
利用伏秒平衡方法分析常见的dc-dc变换器 （设定开关位置1的时间为DT，D为占空比）
1. Buck 变换器
电感电压的伏秒平衡：(Vg-Vo)*D*T+(-Vo)*(1-D)*T=0, 易知Vo=D*Vg
继续阅读
DC-DC 学习笔记-1: buck 变换器的简单理解
打算这段时间好好看下《Fundamentals of Power Electronics》, 这里也把一些东西记录一下：
对于开电源（switching mode power supply）实现高效率的理解：开关方式工作，导通时压降为零，断开时电流为零，因此无功率耗散。
对于基本的buck结构理解：
对于下面左图的结构，可以看到随着开关位置的变化，Vs(t) 实际上成为了一个方波
注意到 Vs(t) 的直流量为 Vs=D*Vg， D 为占空比，如果将此直流分分量取出，就可以得到一个降压的输出。这里可以通过对 Vs(t) 滤波来实现，如下面 LC 滤波的结构
Cadence 原理图输入的一般规范的小结
这里把一些目前主要参照的电路设计的风格或者说是规范大致总结一下：
Cell 与 Net 的命名
- Cell name:
推荐的格式： <CellType_KeyParameter>， 例如 opamp_lownoise
命名以字母而不是数字开头
名字的字符数 <= 16 - Net names: 电源
一般命名，如 avddl, avddh …
避免使用 vdd 和 vss 来命名 ( Digital Core 预留)
避免使用 globals 方式，如 vdd! vpp! - Net names: 信号
一般命名如：vbg, vref_1p2, iref, tref_25u, clk, clk_100mhz
避免使用 globals 方式，如vref!
总线格式： netname<msb:0>
关于模拟设计的基本考虑
之前曾经贴过Basic Precautions for an Analog Designer 的原文，最近整理以前的工作，顺便把它翻出来，附上简单的翻译。
Basic precautions and tips that an Analog Designer should know.
关于模拟集成电路电路设计须知
1. Minimum channel length of the transistor should be four to five times the minimum feature size of the process. We do it, to make the lambda of the transistor low i.e. the rate of change of Id w.r.t to Vds is low.
晶体管最小沟长为工艺最小特征尺寸的4-5倍，用来减小沟长调制效应
2. Present art of analog design still uses the transistor in the saturation region.So one should always keep Vgs of the Transistor 30% above the Vt.
目前模拟集成电路设计仍然是使晶体管工作在饱和区，故应使Vgs大于Vt约30%
继续阅读