之前简单介绍了关于 MOSFET 的阈值的简单仿真方法, 并以此来了解新工艺下 MOS 管阈值电压 Vth 的变化。
但是，在具体的实际电路设计中，常常有 MOS 管的源极（s）与衬底（b）的电位不同的情况（例如常见的 cascode 结构中的 cascode 管以及 nmos 输入的差分对管），这时体效应（或者说衬偏效应）会使 mos 管的阈值电压发生变化。在这里我们也可以通过仿真简单的评估一下体效应对 mos 管阈值的具体影响。
体效应影响的简单仿真电路如下：
继续阅读
分类目录归档：专业|IC-Design
Simulation for new lib-1 阈值电压
在转换到新工艺开始电路设计之前，通常需要对新工艺下 MOSFET 相关参数加以了解，当然最简单的办法就是去阅读 FAB 提供的相关文档。此外，对基本的 MOS 管特性的简单仿真亦可为我们带来对新工艺下器件特性的直观了解，这也是本文以及后续的几篇文章所要介绍的内容。
在本文中，主要来介绍对于 MOS 管阈值电压的一些基本的仿真。
首先，关于 MOSFET 的阈值，一般在测试中有对 Ids-Vgs 的特性曲线做切线和设定 Ids 基准电流两类方法，对电路设计而言最简单的就是直接在 model 文件里看 Vth0 的值，比较直观的也可观察 .op 分析之后的打印列表，这里也可以通过 .dc 直流扫描得到阈值与沟长的曲线（实际 Vth 与 W,L 都相关，一般 FAB 文档中亦会给出分布图示）。
关于放大器输出电阻的接法
在这里标记一下, 虽然比较简单, 但是也算是不小心就比较容易犯错的地方.
通常在反馈环路的相关推导, 如环路最后输出阻抗的计算, 要将运放简化, 此时运放的输出电阻接法, 到底是串联到输出, 还是并联到地?
其实只要想一下就明白了, 可以对比一下电压源和电流源内阻的接法, 如果是运放 OPAMP 的话, 相当于压控电压源, 如果是跨导放大器 OTA, 则相当于压控电流源. 按照电压源内阻串接, 电流源内阻并联的接法就可以了.
继续阅读
关于电感电容仿真环路增益的方法
说起来，之前也有用过利用电感截断交流，电容截断直流来仿真反馈环路的环路增益的频率响应，但是对于电感电容在低频时对其的影响一直没特别考虑过。前两天看到有关于此的讨论，回去翻了下‘The Designer’s Guide to Spice and Spectre’上的介绍，确实在相关仿真方法比较的图中有示出。
下图是利用LC来仿真放大器频率响应的电路，通常会把L,C值取较大（我一般都取1G），现在为了比较直观的看到LC的影响，将其取如图大小，图中的运放用宏模型描述，增益A=500，f-3db=500KHz
继续阅读
MOSFET Rout 与 Vds 选取的考虑
这里谈一下关于集成电路中的 MOSFET 的输出电阻 Rout 和漏源电压 Vds 电压的问题。
下图所示为 MOSFET 的电流 ID 和输出电阻 Rout 随端电压 VD 变化的曲线
可以看到通常 VD 变化影响 ID 和 Rout 的原因主要是来源于三个因素，分别是: CLM （Channel Length Modulation）- 沟长调制效应；DIBL （Drain Induced Barrier Lowering）- 漏极导致势垒降低； SCBE （Substrate Current induced Body Effect）- 衬底电流导致的体效应。
继续阅读
电路中将 MOSFET 设为多 finger 的考虑
在设计中, 通常会考虑将 w/l 较大的 MOS 管拆分为多 finger 的 MOS 管, 这里除了模型中的 w, l 的限制之外,也有一些其它的考虑.
上图所示是一个 w/l 较大的 MOSFET，右侧标注了各端口的寄生，可以看到此时的栅电阻以及对应的寄生电容都较大，因此在实际设计中会将其设为多 finger 的结构。