关于六月份的 JSSC，下面是一些简单的记录：
A Bang-Bang Clock and Data Recovery Using Mixed Mode Adaptive Loop Gain Strategy
对 BBPD 输出的检测以控制 CP ，也即控制 CDR 的环路增益的方法
A 6-b 4.1-GS/s Flash ADC With Time-Domain Latch Interpolation in 90-nm CMOS
在 flash adc 中采用时域的锁存器插值的方法
分类目录归档：专业|IC-Design
JSSC 2013-05 笔记
简单的列一下五月的JSSC中的部分内容：
A 90-nm CMOS 5-GHz Ring-Oscillator PLL With Delay-Discriminator-Based Active Phase-Noise Cancellation
利用 delay-discriminator pd 来检测相噪，并通过 PLL 环路外的 voltage controlled delay-line 来做相位噪声的cancellation。（似乎推导时是假设delay-line的相邻信号的相噪也是延时关系?）
A 65-nm GSM/GPRS/EDGE SoC With Integrated BT/FM
关于完整的 GSM/GPRS/EDGE SoC 的的设计介绍
JSSC 2013-04 笔记
继续关于四月份的 JSSC，下面是一些简单的记录：
A Fully-Integrated, Miniaturized (0.125 mm²) 10.5 μW Wireless Neural Sensor
主要可以看看其中的 discrete time LDO 的结构
A 2.8 GS/s 44.6 mW Time-Interleaved ADC Achieving 50.9 dB SNDR and 3 dB Effective Resolution Bandwidth of 1.5 GHz in 65 nm CMOS
采用数字的 background calibration 来减小电容的 mismatch，inter-channel offset, 以及 gain and timing offset
JSSC 2013-03 笔记
3月份的JSSC， 简单列一下觉得可以了解的内容
A 10-Bit 300-MS/s Pipelined ADC With Digital Calibration and Digital Bias Generation
关于 switching opamp的结构，background calibration 以及数字的bias generator
A 2.8–3.2-GHz Fractional-Digital PLL With ADC-Assisted TDC and Inductively Coupled Fine-Tuning DCO
在digital PLL 中 TDC 的改进以及DCO 中应用插值的方法
ocean 仿真特定 corner 组合的方法
之前在电路设计中常利用 ocean 脚本来做 corner 的仿真，一般设置时都会包含所有的 corner，像下面的脚本，就把电阻、电容、mos 管的模型中的所有 cornenr 的组合都包括了。
foreach( corner_res list("ff_res" "ss_res")
foreach( corner_mim list("ff_mim" "ss_mim")
foreach( corner_fet list("ff_fet" "ss_fet" "fs_fet" "sf_fet")
…
)))
但有时，我们并不需要仿真所有的工艺角的组合，而只是希望仿真特定的几组 cornenr 的情况，例如只需要电阻、电容、mos 管的 model 同时在 ff 和 ss 的情况，这时就可以通过类似下面的 Ocean 脚本来进行仿真。
foreach( (corner_res corner_mim corner_fet) '("ff_res" "ss_res") '("ff_mim" "ss_mim") '("ff_fet" "ss_fet")
…
)
JSSC 2013-02 笔记
二月的 JSSC ，还是列一下其中的部分内容：
Flying-Adder Fractional Divider Based Integer-N PLL: 2nd Generation FAPLL as On-Chip Frequency Generator for SoC
以Flying-Adder 作为 PLL 环路中的 fractional divider 的结构
Accurate dB-Linear Variable Gain Amplifier With Gain Error Compensation
级联方式得到的增益为dB线性的VGA，以及关于误差的考虑
A Class-D Amplifier With Pulse Code Modulated (PCM) Digital Input for Digital Hearing Aid
闭环的class-d 放大器， 关于离散时间的ΔΣ和连续时间的反馈的考虑