简单的记录一下四月份 JSSC 的两篇论文

A 10/20/30/40 MHz Feedforward FIR DAC Continuous-Time ΔΣ ADC With Robust Blocker Performance for Radio Receivers

连续时间 SDM，关于 clock jitter 和 FIR DAC 的问题

A 3–10 fJ/conv-step Error-Shaping Alias-Free Continuous-Time ADC

类似 integrator + delta encoder 的结构

贴一下2016年3月份的几篇 JSSC 论文

A 69 dB SNDR, 25 MHz BW, 800 MS/s Continuous-Time Bandpass ΔΣ Modulator Using a Duty-Cycle-Controlled DAC for Low Power and Reconfigurability

连续时间带通 SDM , 关于中心频率的调整办法

A Constant Energy-Per-Cycle Ring Oscillator Over a Wide Frequency Range for Wireless Sensor Nodes

主要针对 Ring Oscillator 中的电压转换速度和短路电流的问题

Dual-Mode Low-Drop-Out Regulator/Power GateWith Linear and On–Off Conduction for Microprocessor Core On-Die Supply Voltages in 14 nm

Digital Power Gate 和 Analog LDO 两种工作方式, 以及环路的补偿方法

简单列一下二月份 JSSC 的几篇论文

A 2.02–5.16 fJ/Conversion Step 10 Bit Hybrid Coarse-Fine SAR ADC With Time-Domain Quantizer in 90 nm CMOS

7-bit coarse SAR ADC + 3.5bit TDC 的方法，考虑功耗电压问题，vcm-based switching 和 double-bootstrapped S/H 的结构

A Compact First-Order ΣΔ Modulator for Analog High-Volume Testing of Complex System-on-Chips in a 14 nm Tri-Gate Digital CMOS Process

Inverter based 结构， 加入 dither 的方法和考虑共模抑制问题而加入的 time-multiplexed pseudo-differential operation

Variation-Tolerant Quick-Start-Up CMOS Crystal Oscillator With Chirp Injection and Negative Resistance Booster

关于晶振启动时间的分析和考虑

A Successive-Approximation Switched-Capacitor DC–DC Converter With Resolution of VIN/2N for a Wide Range of Input and Output Voltages

采用级联 1/2 SC converter 的结构 + SAR logic

简单列一下一月份的 JSSC 的两篇论文

A 30 ppm < 80 nJ Ring-Down-Based Readout Circuit for Resonant Sensors

其中的TIA 中的包括auto-zero 的结构

A 0.20mm² 3nW Signal Acquisition IC for Miniature Sensor Nodes in 65nm CMOS

关于 dc servo loop 和 利用正反馈减小输入电容负载的方法

贴一下2015年12月份的几篇 JSSC 论文 

A 60 V Auto-Zero and Chopper Operational Amplifier With 800 kHz Interleaved Clocks and Input Bias Current Trimming

电路中结合 Chopping 和 Auto-Zero 的方法

A 4.5mWCT Self-Coupled Modulator With 2.2MHzBWand 90.4 dB SNDR Using Residual ELD Compensation

其中的 self-coupled integrator 的结构

A Continuous-Time Sturdy-MASH Modulator in 28 nm CMOS

在连续时间 SDM 中应用 Sturdy MASH 的结构

A 12b 250 MS/s Pipelined ADC With Virtual Ground Reference Buffers

具体关于 virtual ground reference buffer 的介绍， 类似 bootstrap 的方法

列一下11月的两篇 JSSC 论文

A 1 V Input, 3 V-to-6 V Output, 58%-Efficient Integrated Charge Pump With a Hybrid Topology for Area Reduction and an Improved Efficiency by Using Parasitics

Cockcroft-Walton CP和 Dickson CP 混合的结构地设计分析，以及对于MOSCAP 的耐压结构的设计

A 0.022mm 98.5 dB SNDR Hybrid Audio ΔΣ Modulator With Digital ELD Compensation in 28 nm CMOS

Hybrid CT-SDM结构，在数字域实现的excess-loop-delay 补偿