三月的 Journal of Solid-State Circuits， 主要找了下面关于 Charge-Pump Converter 的论文来简单记录一下：
论文主要是介绍了基于耐压和效率的考虑而采用的三级混合结构的电荷泵电路，具体如下图所示。在 Charge-Pump 的第一级中采用了改进的 Cross-Coupled CMOS 电荷泵，主要是考虑到此时的电压仍在衬底耐压范围内，而对于后面两级电路，由于要求的电压较高因此电荷泵的第二级采用将MOSFET 的 DNW 单独接中间电位得到两个反偏的 PN 结串接来提升器件耐压，同样在第三级中利用多晶 P-I-N 结构来提升耐压。
最近有涉及到在带通结构的 Sigma-Delta DAC 中应用 DWA （Data Weighted Averaging）算法的工作，看到有些论文解释的不算很明白，这里谈谈自己关于 DWA 动态匹配实现电路元件的 mismatch- shaping 的一些理解。
首先，考虑电路中存在 M 个元件，其元件序号为 0 ~ M-1，第 i 个元件实际值为 Wi，对应的误差值为 ei ，可以定义：
这里可以将其理解为在无 DWA 时，电路中输入数据 X （即选择 X 个元件输出）时所带来的输出误差。
下面考虑对于基本的一阶 DWA 算法的 1-z-1 的 mismatch-shaping 特性的推导，下图所示为 M=7 时的 DWA 算法示例：
二月份的 Journal of Solid-State Circuits, 挑了下面关于 Audio Driver Amplifier 的论文记录一下:
这里电路中的放大器使用三级的结构，采用了 type II 的 nested miller compensation with feedforward stage and nulling resistors （NMCFNR2）的频率补偿方法，保证左半平面的零点和非主极点，增加了电路频率补偿设计的自由度。
上图是具体的运算放大器电路，由于运放的失调电压会使 class-ab 的输出级偏离静态偏置点，导致其功耗增加，因此在运放差分对的输出节点增加了 offset cancel 的电流源电路，同时采用对称的结构也保证电路 PSRR 不会有太多损失。 继续阅读
一月份的 Journal of Solid-State Circuits 主要是关于数字电路和存储器的内容, 简单的挑了下面关于 Digital LDO 的论文记录一下:
与模拟方式工作的 LDO 不同, 数字方式的 LDO 通过控制 Power MOSFET 的数目来实现其功能, 由于数字 LDO 中的 Power MOSFET 工作在开关状态, 其尺寸远较模拟 LDO 电路中的小, 故在芯片面积上有较大优势. 考虑到数字 LDO 的输出电压的 ripple 和 PSR 问题, 数字 LDO 一般是用于给对电源波动较不敏感的数字电路供电.
上图所示即为文章中具体提出的数字 LDO 电路的系统结构.
12 月份的 Journal of Solid-State Circuits 的 Paper , 主要看了下面关于 Class-D Audio Amplifier 的论文:
这篇文章主要讲的是在 Class-D 放大器中采用共模反馈来提高电路的 PSRR。下图是通常的 Class-D 放大器电路的示意图，在一些应用如手机系统，PA 的动作导致电源的波动，会通过 Class-D 的 Power MOS 直接馈到电路输出。
为便于分析，可以将上面的 Class-D 电路简化成下面的线性模型
算起来这样关于 Journal of Solid-State Circuits 的记录也蛮久了, 最初的想法主要还是自我监督为主, 做一些简单的知识贮备, 内容都是比较简略的. 最近觉得还是最好每期挑一两篇, 把内容做得稍微细致点, 这样可能留的印象更深些, 就从这期来开始试一试.
这里主要是在连续时间 Sigma-Delta ADC 中利用 Noise-Coupling 的结构, 以2阶的结构实现3阶的 NTF, 论文中具体的讨论包括采用 SAR ADC 的多 bit 量化, 方便得到量化噪声的方法, 对于连续时间的 excess-loop-delay 补偿的实现, RC 偏差等对系统的 NTF 影响等等.
关于 Noise-Coupling 结构, 可以参见下图，即将电路中的量化噪声取出经过一周期延时后加到量化器的输入.
继续阅读
