分类目录归档:专业|IC-Design

集成电路

JSSC 2018-08 笔记

8月份的 JSSC, 主要挑了下面两篇论文:

A 1.24 μA Quiescent Current NMOS Low Dropout Regulator With Integrated Low-Power Oscillator Driven Charge-Pump and Switched-Capacitor Pole Tracking Compensation

论文主要分析了 LDO 在空载下的静态功耗和瞬态响应速度的问题,并通过采用 Hybrid 电流偏置和在 EA 中的 fast pull-up/pull-down buffer的结构来加以改善,下图为电路原理示意:
LDO with low Iq and fast transient
继续阅读

JSSC 2018-07 笔记

7月份的 JSSC, 主要挑了下面的论文:

A 0.1% THD, 1-MΩ to 1-GΩ Tunable, Temperature-Compensated Transimpedance Amplifier Using a Multi-Element Pseudo-Resistor

论文主要介绍了用 MOS 管实现的电阻的结构,这里采用了串联的方式来改善线性度等问题,如下图所示:
Multi-Element Pseudo-Resistor
继续阅读

JSSC 2018-06 笔记

6月份的 JSSC, 主要挑了下面的论文:

0.04-mm2 103-dB-A Dynamic Range Second-Order VCO-Based Audio ΣΔ ADC in 0.13-μm CMOS

论文主要介绍了用 以 VCO 和几乎全数字方式实现的 SDM ADC, 下图所示分别为基本的 SDM 和利用 VCO 实现的系统:
SDM
继续阅读

JSSC 2018-05 笔记

5月份的 JSSC, 主要挑了下面的论文:

A Nyquist Rate SAR ADC Employing Incremental Sigma Delta DAC Achieving Peak SFDR = 107 dB at 80 kS/s

论文主要介绍了用 Incremental Sigma-Delta DAC 提高 SAR-ADC 精度的方法,如下图所示:

SAR ADC with SDM

继续阅读

JSSC 2018-04 笔记

前一段时间事情比较多,基本没什么精力花在这,现在开始慢慢把之前的工作补上…

4月份的 JSSC 论文主要挑了下面这篇:

A 4.2-mW 10-MHz BW 74.4-dB SNDR Continuous-Time Delta-Sigma Modulator With SAR-Assisted Digital-Domain Noise Coupling

论文主要是考虑 Noise-coupling SDM 中利用数字方式实现 Noise coupling filter 的方法,其示意图如下。
digital noise coupling sdm

继续阅读

JSSC 2018-03 笔记

继续关于 Journal of Solid-State Circuits 的论文的纪录, 三月份主要挑了下面的 paper:

A Low-Jitter Ring-Oscillator Phase-Locked LoopUsing Feedforward Noise Cancellation Witha Sub-Sampling Phase Detector

下图所示为常见的 CP-PLL 和论文中提到的 SSPD-PLL 的系统框图,以及两种结构中各个电路模块对的系统的相位噪声的贡献的曲线。

CP-PLL 和 SSPD-PLL 的系统框图 电路相位噪声贡献的曲线
继续阅读