Analog Layout 相关小结
Ref: IC Mask design –Essiential Layout Techniques

不同于 Digital IC Layout, Analog IC Layout 主要不在于 size, 而在于集成电路性能的影响 （matching，speed…）

通常 Layout 前考虑的问题：

• 电路的功能
• 电流大小
• 是否有匹配要求
• 其他要求

具体例子：

• 电流大小决定连线的宽度的选择，同时决定 device 是否合适（单个 finger 所能 handle 的电流大小是否适合，若无法修改 w/l size，可以 flatten 这个 device，修改成 custom device 来满足电流要求）；
• 电路工作的频率，决定是否考虑寄生元件等

关于 Parasitics

1.寄生电容
若需在高频工作（20MHz或更高），须考虑寄生电容。通常采用方法：

• 减小连线的长度（即减小与衬底或其他的 overlap）
• 选择合适的连线:
  通常考虑最多的是与衬底之间的电容，故可选择高层金属连线（平板电容公式理解，单位面积电容小），但由于使用单位长度电容来作比较，而不同层金属最小宽度不同，所以不一定最高层金属连线电容最小（需参考具体工艺 manual）
• 金属层间（避免在 circuit 上方走线，即 metal over metal）

2.寄生电阻
计算连线上压降—-电路容许压降—-连线宽度选择
其他：选择最小方阻金属或用多层同时互联（sandwich chunk of metal on top of each other）

3.寄生电感
非常高的频率下，通常在设计电路时考虑解决

4.MOS器件的 parasitic： 主要在于减小 gate 的分布电阻

注：通常难以用 parasitic 来实现电路，因为其难以控制（50%的变化），但在一些非精确的应用中，也可加以利用。例如，电源、地线走线时使其 over the top of each other, 以获得一定的电源去耦电容 。

关于 Matching

• 器件近邻、方向一致（减小刻蚀的差异）
• 多个器件（resistance）, ‘root component’ 的方法
• interdigitate 叉指型
• dummy 器件 （减小刻蚀的差异）
• Common centroid 共中心 cross-quading
• 差分信号线的 matching
• device size 的 matching
  • device width 匹配
  • 选大尺寸（减小相对误差）

关于 noise( 特别是在 mix-signal 中 )

基本方法：
1. 减小噪声的 signal swing （如数字电路的电压）
2. 隔离噪声源 GND-衬底接触环包围
3. timing 与噪声时间错开
4. 远离噪声源

连线中的方法
1. 类似coaxial cable 的 wiring (上下层用地线包围)
2. 采用差分信号
3. 电源去耦
4. stack power rail

谐波频率噪声（harmonic frequency noise）
设计中频率的考虑

关于 floor planning

1. pin-out 包括ESD安排
2. block-diagramming 不同区块间连线
3. signal-flow 对高频或射频要求

Other General technique

1. pick five or six non-minimum design rule
2. get thee to the lowest parasitic metal
3. plenty of wide wiring and vias
4. don’t believe your circuit designer
5. user a consistent orientation
6. don’t go overboard
7. keep off the blocks
8. care for your sensitive and noisy signals early
9. if it looks nice, it will work
10. learn your process
11. don’t let the noise find the substrate
12. spread your spinach around your dinner plant
13. copy and rename cells before making changes
14. remember your hierarchy level
15. build-in easy metal revisions
16. draw big power buses
17. break up large circuits