列一下11月的两篇 JSSC 论文

A 1 V Input, 3 V-to-6 V Output, 58%-Efficient Integrated Charge Pump With a Hybrid Topology for Area Reduction and an Improved Efficiency by Using Parasitics

Cockcroft-Walton CP和 Dickson CP 混合的结构地设计分析，以及对于MOSCAP 的耐压结构的设计

A 0.022mm 98.5 dB SNDR Hybrid Audio ΔΣ Modulator With Digital ELD Compensation in 28 nm CMOS

Hybrid CT-SDM结构，在数字域实现的excess-loop-delay 补偿