简单的列一下 JSSC 2014年6月的几篇 paper： 

A 12 bit 200MS/s Zero-Crossing-Based Pipelined ADC With Early Sub-ADC Decision and Output Residue Background Calibration

通过过零检测结构实现的 pipelined ADC 设计中关于速度的考虑，对于 coaser / fine 结构带来的的 offset 的 calibration 方法

An Energy-Efficient Time-Domain Asynchronous 2 b/Step SAR ADC With a Hybrid R-2R/C-3C DAC Structure

关于其中的 R2R / C3C DAC 和时域比较的结构实现的 SAR ADC

Background Adaptive Cancellation of Digital Switching Noise in a Pipelined Analog-to-Digital Converter Without Noise Sensors

对于 pipelined ADC 中的加性与乘性的开关噪声的 cancellation 的方法的分析

A 10-bit, 300-MS/s Nyquist Current-Steering Power DAC With 6 V Output Swing

对于 current steering DAC 高压输出结构的线性度问题的分析