JSSC 2016-01 笔记

简单列一下一月份的 JSSC 的两篇论文

A 30 ppm < 80 nJ Ring-Down-Based Readout Circuit for Resonant Sensors

其中的TIA 中的包括auto-zero 的结构

A 0.20mm2 3nW Signal Acquisition IC for Miniature Sensor Nodes in 65nm CMOS

关于 dc servo loop 和 利用正反馈减小输入电容负载的方法

JSSC 2015-12 笔记

贴一下2015年12月份的几篇 JSSC 论文 

A 60 V Auto-Zero and Chopper Operational Amplifier With 800 kHz Interleaved Clocks and Input Bias Current Trimming

电路中结合 Chopping 和 Auto-Zero 的方法

A 4.5mWCT Self-Coupled Modulator With 2.2MHzBWand 90.4 dB SNDR Using Residual ELD Compensation

其中的 self-coupled integrator 的结构

A Continuous-Time Sturdy-MASH Modulator in 28 nm CMOS

在连续时间 SDM 中应用 Sturdy MASH 的结构

A 12b 250 MS/s Pipelined ADC With Virtual Ground Reference Buffers

具体关于 virtual ground reference buffer 的介绍, 类似 bootstrap 的方法

JSSC 2015-11 笔记

列一下11月的两篇 JSSC 论文

A 1 V Input, 3 V-to-6 V Output, 58%-Efficient Integrated Charge Pump With a Hybrid Topology for Area Reduction and an Improved Efficiency by Using Parasitics

Cockcroft-Walton CP和 Dickson CP 混合的结构地设计分析,以及对于MOSCAP 的耐压结构的设计

A 0.022mm 98.5 dB SNDR Hybrid Audio ΔΣ Modulator With Digital ELD Compensation in 28 nm CMOS

Hybrid CT-SDM结构,在数字域实现的excess-loop-delay 补偿

JSSC 2015-10 笔记

简单记录一下十月份 JSSC 的几篇论文

Nested-Current-Mirror Rail-to-Rail-Output Single-Stage Amplifier With Enhancements of DC Gain, GBW and Slew Rate

所谓的nested-current-mirror amplifier,实际实现的思路有点像recycling folded cascade.

A 100 MS/s, 10.5 Bit, 2.46 mW Comparator-Less Pipeline ADC Using Self-Biased Ring Amplifiers

关于其中的 self-biased ring amplifier 的具体结构

A 0.4 V 63 W 76.1 dB SNDR 20 kHz Bandwidth Delta-Sigma Modulator Using a Hybrid Switching Integrator


JSSC 2015-09 笔记

列一下9月的两篇 JSSC 论文

A 60 dB SNDR 35MS/s SAR ADC With Comparator-Noise-Based Stochastic Residue Estimation


An Embedded 65 nm CMOS Remote Temperature Sensor With Digital Beta Correction and Series Resistance Cancellation Achieving an Inaccuracy of 0.4 C (3 ) From 40 C to 130 C

关于 remote junction temperature sensor 的设计,数字补偿方法,串联电阻和噪声等的消除

A 26 W 97%-Efficiency Fast-Settling Dimmable LED Driver With Dual-nMOS-Sensing Based Glitch-Tolerant Synchronous Current Control for High-Brightness Solid-State Lighting Applications

具体关于glitch-tolerant synchronous current control 的方法

JSSC 2015-08 笔记

简单列一下八月份的 JSSC 的几篇论文

A 5.8 nW CMOS Wake-Up Timer for Ultra-Low-Power Wireless Applications

采用 constant charge subtraction 结构以使用低功耗的钟控比较器

Integrated 105 dB SNR, 0.0031% THD+N Class-D Audio Amplifier With Global Feedback and Digital Control in 55 nm CMOS

主要考虑以数字方式实现的 loop filter 的结构

A Micro-Power Two-Step Incremental Analog-to-Digital Converter

以2阶 Incremental ADC 结构实现的3阶的SNR性能

Conductance Modulation Techniques in Switched-Capacitor DC-DC Converter for Maximum-Efficiency Tracking and Ripple Mitigation in 22 nm Tri-Gate CMOS

在 hysteretic control 结构中对开关尺寸的 scaling 的方法