JSSC 2015-03 笔记

简单的列一下三月份的几篇 JSSC 论文

An Interleaved Full Nyquist High-Speed DAC Technique

采用 two times interleaved 结构减小 DAC SPUR 的方法

A 42 fJ/Step-FoM Two-Step VCO-Based Delta-Sigma ADC in 40 nm CMOS

在基于 VCO的量化器的 ΔΣ Modulator 中采用 distortion cancellation 和 swing reduction 的方法

Compact BJT-Based Thermal Sensor for Processor Applications in a 14 nm tri-Gate CMOS Process

Bandgap + 1-bit ΣΔ Modulator 的结构,主要是考虑14nm下的设计问题

JSSC 2015-02 笔记

记录一下二月份 JSSC 的几篇论文

A 0.15 V Input Energy Harvesting Charge Pump With Dynamic Body Biasing and Adaptive Dead-Time for Efficiency Improvement

关于 dynamic body biasing 和 adaptive dead time control

A Cascode Miller-Compensated Three-Stage Amplifier With Local Impedance Attenuation for Optimized Complex-Pole Control

关于 cascode local impedance attenuation 的方法

A Decision-Error-Tolerant 45 nm CMOS 7b 1 GS/s Non-binary 2b/Cycle SAR ADC

考虑高速 SAR ADC 设计,sampling skew,settling 等的问题的解决方法

JSSC 2015-01 笔记

简单列一下一月份的 JSSC 的两篇论文

A 345 μW Multi-Sensor Biomedical SoC With Bio-Impedance, 3-Channel ECG, Motion Artifact Reduction, and Integrated DSP

其中的 instrumentation amplifier 的设计,以及低功耗的SDM的考虑

A 4.9mΩ-Sensitivity Mobile Electrical Impedance Tomography IC for Early Breast-Cancer Detection System

其中的 differential sinusoidal current stimulator 的实现方法

JSSC 2014-12 笔记

列一下12月的两篇 JSSC 论文

A 10/30 MHz Fast Reference-Tracking Buck Converter With DDA-Based Type-III Compensator

利用 differential difference amplifier 实现的3型补偿以减小面积

A Fractional-N Divider-Less Phase-Locked Loop With a Sub-sampling Phase Detector

使用 Digital PWM 实现的小数工作方式

JSSC 2014-11 笔记

继续关于11月的 JSSC 论文的部分内容:

Integrated Class-D Audio Amplifier With 95% Efficiency and 105 dB SNR

采用前馈的ADC路径扩展Loop Filter 的工作范围,反馈滤波路径减小信号的干扰

Low Power Design Techniques for Single-Bit Audio Continuous-Time Delta Sigma ADCs Using FIR Feedback

连续时间 Sigma-Delta ADC 中采用 FIR DAC 的具体分析

A LDO Regulator With Weighted Current Feedback Technique for 0.47 nF–10 nF Capacitive Load

利用 Negative current feedback 方式避免右半平面极点的方法

A 32 nm Embedded, Fully-Digital, Phase-Locked Low Dropout Regulator for Fine Grained Power Management in Digital Circuits

基于 phase locked 结构的数字实现的 LDO 的设计

JSSC 2014-10 笔记

简单的列一下十月份的几篇 JSSC 论文

Design Techniques for Continuous-Time ΔΣ Modulators With Embedded Active Filtering

针对应用中的干扰问题,在连续时间 sigma-delta modulator 环路中加入低通滤波器的方法的分析

A Fully Self-Contained Logarithmic Closed-Loop Deep Brain Stimulation SoC With Wireless Telemetry and Wireless Power Management

关于其中的 Logarithmic processing 和logarithmic ADC 的设计考虑

A Reconfigurable 40-to-67 dB SNR, 50-to-6400Hz Frame-Rate, Column-Parallel Readout IC for Capacitive Touch-Screen Panels

其中的Incremental sigma-delta ADC 的设计以及系统噪声的分析