JSSC 2015-05 笔记

简单列一下五月份的 JSSC 的几篇论文

A 0.22 psrms Integrated Noise 15 MHz Bandwidth Fourth-Order ΔΣ Time-to-Digital Converter Using Time-Domain Error-Feedback Filter

关于其中的 MASH 结构的 TDC 具体实现方式

Digitally Controlled Leakage-Based Oscillator and Fast Relocking MDLL for Ultra Low Power Sensor Platform

对于 leakage based oscillator 的设计分析

A VO-Hopping Reconfigurable RGB LED Driver With ΔVO Automatic Detection and Predictive Peak Current Control

Burst mode peak current controller 和 adaptive off timer 的设计



JSSC 2015-04 笔记

4月份的 JSSC 的几篇论文,还是简单列一下

A 3.7 mW Low-Noise Wide-Bandwidth 4.5 GHz Digital Fractional-N PLL Using Time Amplifier-Based TDC

在小数分频部分利用 digital-to-time converter 来消除 delta-sigma 调制器的量化噪声的考虑.

A Calibration-Free Fractional-N Ring PLL Using Hybrid Phase/Current-Mode Phase Interpolation Method

利用不同的相位插值的方法改善VCO噪声和调制器的量化噪声各自对带宽的要求.

A 23 mW, 73 dB Dynamic Range, 80 MHz BW Continuous-Time Delta-Sigma Modulator in 20 nm CMOS

对带宽要求下的对于系统功耗的考虑,以及数字实现的方式

High Frequency Buck Converter Design Using Time-Based Control Techniques

对于buck converter的具体的时域控制方法的介绍



JSSC 2015-03 笔记

简单的列一下三月份的几篇 JSSC 论文

An Interleaved Full Nyquist High-Speed DAC Technique

采用 two times interleaved 结构减小 DAC SPUR 的方法

A 42 fJ/Step-FoM Two-Step VCO-Based Delta-Sigma ADC in 40 nm CMOS

在基于 VCO的量化器的 ΔΣ Modulator 中采用 distortion cancellation 和 swing reduction 的方法

Compact BJT-Based Thermal Sensor for Processor Applications in a 14 nm tri-Gate CMOS Process

Bandgap + 1-bit ΣΔ Modulator 的结构,主要是考虑14nm下的设计问题



《独裁者手册》– 对于政治的现实解读

独裁者手册

正如作者所说的 “关于‘世界应该怎样’的诸多大问题的确很重要,但它们不是我们所要关心的。有关哲学价值和隐喻性抽象概念的问题不适用于接下来我们要呈现的关于政治的观点。我们不会把‘我们觉得应该怎样’作为出发点 … 在这本书中,我们希望解释政治的最基要和最费解的问题,在这一过程中使我们所有人更好地理解统治者与臣民的世界、权威与权利的世界、战争与和平的世界以及同样重大的生与死的世界为何通通按现在这种方式运行。”

从现实的角度来解读现在政治问题算是一个特点,但是其实更能给人触动的其实还是书中提到的具体的事实,毕竟在现在的时代,人们或多或少都会了解政治或者是政府决策中现实的部分。

附上一些摘录:

继续阅读



JSSC 2015-02 笔记

记录一下二月份 JSSC 的几篇论文

A 0.15 V Input Energy Harvesting Charge Pump With Dynamic Body Biasing and Adaptive Dead-Time for Efficiency Improvement

关于 dynamic body biasing 和 adaptive dead time control

A Cascode Miller-Compensated Three-Stage Amplifier With Local Impedance Attenuation for Optimized Complex-Pole Control

关于 cascode local impedance attenuation 的方法

A Decision-Error-Tolerant 45 nm CMOS 7b 1 GS/s Non-binary 2b/Cycle SAR ADC

考虑高速 SAR ADC 设计,sampling skew,settling 等的问题的解决方法