JSSC 2017-06 笔记

继续关于 Journal of Solid-State Circuits 的论文的纪录, 六月份主要挑了下面 ADC 的 paper:

A Dynamic Zoom ADC With 109-dB DR for Audio Applications

主要是同时利用 Coarse & Fine ADC 实现的所谓 Dynamic Zoom ADC 的结构, 其原理可见下图:

Dynamic Zoom ADC 的工作原理
继续阅读

JSSC 2017-05 笔记

五月份的 Journal of Solid-State Circuits 论文, 主要找了下面这篇记录一下:

A 0.7-V 0.6-W 100-kS/s Low-Power SAR ADC With Statistical Estimation-Based Noise Reduction

论文主要是介绍了采用基于统计理论来改善 SAR ADC 的噪声的方法,利用其对 ADC conversion residue 的估计,以减小 ADC 的比较器的电路噪声和量化噪声。

SAR ADC with Statistical Estimation-Based Noise Reduction

在电路结构上,实际只是在SAR ADC的工作中对最后的 LSB 的比较过程重复N次,并将此数据的统计结果用作对于 ADC conversion residue 的估计。文中具体对比了三种估计的方法:the averaging-based estimator, the maximum likelihood estimator, the Bayes estimator,并采用查表的方法实现统计结果与具体的估计值的计算。

JSSC 2017-04 笔记

继续记录一下四月份的 Journal of Solid-State Circuits 的论文, 挑了下面关于 temperture sensor 和 Incremental SDM ADC 的 paper 记录一下:

A BJT-Based Temperature-to-Digital Converter With ± 60 mK (3σ) Inaccuracy From -55 °C to +125 °C in 0.16 μm CMOS

基于 BJT 的温度传感器的设计,基本上是利用三极管的 VBE 或者是 ΔVBE 电压与 VBG 电压的比值来确定芯片温度,下图所示即为基本的温度传感器的系统框图。

BTJ 温度传感器框图

这里主要关注的还是前端的 BJT core 电路,具体可见下图。论文中采用了一系列方法来减少电路中的温度的非线性和工艺偏差带来的影响。具体包括:采用 PTAT 电流的偏置电路来减小 VBE 电压温度特性的非线性(曲率);选择合适的电流以减小电流水平对 BJT 的 β 的影响;利用 β 补偿电阻减小 β 的误差;利用 DEM 减小电流镜的误差,包括偏置电路和 core 部分的电流镜的动态交换。

继续阅读

JSSC 2017-03 笔记

三月的 Journal of Solid-State Circuits, 主要找了下面关于 Charge-Pump Converter 的论文来简单记录一下:

A 36-V 49% Efficient Hybrid Charge Pump in Nanometer-Scale Bulk CMOS Technology

论文主要是介绍了基于耐压和效率的考虑而采用的三级混合结构的电荷泵电路,具体如下图所示。在 Charge-Pump 的第一级中采用了改进的 Cross-Coupled CMOS 电荷泵,主要是考虑到此时的电压仍在衬底耐压范围内,而对于后面两级电路,由于要求的电压较高因此电荷泵的第二级采用将MOSFET 的 DNW 单独接中间电位得到两个反偏的 PN 结串接来提升器件耐压,同样在第三级中利用多晶 P-I-N 结构来提升耐压。

三级混合结构的电荷泵
继续阅读

《退步集》

tuibuji

后面具体谈影像的内容有点不太能读进去,还是偏爱前面的艺术史,时政与城市建筑相关的内容。

继续阅读

关于 DWA 实现 Mismatch-Shaping 的一些理解

最近有涉及到在带通结构的 Sigma-Delta DAC 中应用 DWA (Data Weighted Averaging)算法的工作,看到有些论文解释的不算很明白,这里谈谈自己关于 DWA 动态匹配实现电路元件的 mismatch- shaping 的一些理解。

基本的 DWA 算法的原理

首先,考虑电路中存在 M 个元件,其元件序号为 0 ~ M-1,第 i 个元件实际值为 Wi,对应的误差值为 ei ,可以定义:

INL

这里可以将其理解为在无 DWA 时,电路中输入数据 X (即选择 X 个元件输出)时所带来的输出误差。

下面考虑对于基本的一阶 DWA 算法的 1-z-1 的 mismatch-shaping 特性的推导,下图所示为 M=7 时的 DWA 算法示例:

继续阅读