JSSC 2015-06 笔记

简单记录一下六月份 JSSC 的几篇论文

A 4.2 mW 50 MS/s 13 bit CMOS SAR ADC With SNR and SFDR Enhancement Techniques

Adaptive tracking averaging 的方法和 filtered-DAC 的结构

An Ultra-Low-Voltage 160 MS/s 7 Bit Interpolated Pipeline ADC Using Dynamic Amplifiers

低压下采用 open-loop residue amplifier 和 interpolation 的结构

A High-Voltage Class-D Power Amplifier With Switching Frequency Regulation for Improved High-Efficiency Output Power Range

在Class-D 电路中采用频率调节方式改善效率的分析

Design of On-Chip Gate Drivers With Power-Efficient High-Speed Level Shifting and Dynamic Timing Control for High-Voltage Synchronous Switching Power Converters

关于 capacitively coupled level shifter 和 dynamically controlled level shifter 的结构

windknows

2015年6月19日

最近看了余华的《我们生活在巨大的差距里》,对比内容实在有点标题党的感觉,至于其他谈文学的感觉有些远,谈生活的又有些碎,有味道的地方实在不多,失望…



JSSC 2015-05 笔记

简单列一下五月份的 JSSC 的几篇论文

A 0.22 psrms Integrated Noise 15 MHz Bandwidth Fourth-Order ΔΣ Time-to-Digital Converter Using Time-Domain Error-Feedback Filter

关于其中的 MASH 结构的 TDC 具体实现方式

Digitally Controlled Leakage-Based Oscillator and Fast Relocking MDLL for Ultra Low Power Sensor Platform

对于 leakage based oscillator 的设计分析

A VO-Hopping Reconfigurable RGB LED Driver With ΔVO Automatic Detection and Predictive Peak Current Control

Burst mode peak current controller 和 adaptive off timer 的设计



JSSC 2015-04 笔记

4月份的 JSSC 的几篇论文,还是简单列一下

A 3.7 mW Low-Noise Wide-Bandwidth 4.5 GHz Digital Fractional-N PLL Using Time Amplifier-Based TDC

在小数分频部分利用 digital-to-time converter 来消除 delta-sigma 调制器的量化噪声的考虑.

A Calibration-Free Fractional-N Ring PLL Using Hybrid Phase/Current-Mode Phase Interpolation Method

利用不同的相位插值的方法改善VCO噪声和调制器的量化噪声各自对带宽的要求.

A 23 mW, 73 dB Dynamic Range, 80 MHz BW Continuous-Time Delta-Sigma Modulator in 20 nm CMOS

对带宽要求下的对于系统功耗的考虑,以及数字实现的方式

High Frequency Buck Converter Design Using Time-Based Control Techniques

对于buck converter的具体的时域控制方法的介绍



JSSC 2015-03 笔记

简单的列一下三月份的几篇 JSSC 论文

An Interleaved Full Nyquist High-Speed DAC Technique

采用 two times interleaved 结构减小 DAC SPUR 的方法

A 42 fJ/Step-FoM Two-Step VCO-Based Delta-Sigma ADC in 40 nm CMOS

在基于 VCO的量化器的 ΔΣ Modulator 中采用 distortion cancellation 和 swing reduction 的方法

Compact BJT-Based Thermal Sensor for Processor Applications in a 14 nm tri-Gate CMOS Process

Bandgap + 1-bit ΣΔ Modulator 的结构,主要是考虑14nm下的设计问题