JSSC 2019-11 笔记

十一月份的 JSSC,主要看了下面的论文:

A Bio-Impedance Readout IC With Digital Assisted Baseline Cancellation for Two-Electrode Measurement

论文主要介绍了以数字方式将 baseline 信号取出并通过 dac 反馈到前端,从而减小前端电路看到信号幅度的方法,其示意图如下。 继续阅读

JSSC 2019-10 笔记

十月份的 JSSC,主要看了下面的论文:

A Continuous-Time Delta-Sigma Modulator Using a Modified Instrumentation Amplifier and Current Reuse DAC for Neural Recording

论文提出在CT-DSM 中利用instrumentation amplifier 的结构作为第一级积分器,以实现系统所需的高输入阻抗,大信号共模抑制和高线性输入范围。具体CT-DSM 系统结构如下图所示

继续阅读

JSSC 2019-09 笔记

九月份的 JSSC,主要看了下面的论文:

A 1-V 175-µW 94.6-dB SNDR 25-kHz Bandwidth Delta-Sigma Modulator Using Segmented Integration Techniques

下图所示为论文中提到的 MASH 2-1 的 SC-SDM 的示意图,这里的反馈中加入了FIR 的结构,以减小积分器输入看到的信号幅度。

继续阅读

JSSC 2019-08 笔记

八月份的 JSSC,主要看了下面的论文:

A Low-Noise Chopper Amplifier Designed for Multi-Channel Neural Signal Acquisition

下图为论文提到的放大器的结构,这里主要是其中的 Active Gm-C-based DSL (dc servo loop) 的设计问题,要提供 low-frequency highpass corner 同时满足线性度和噪声的要求。

继续阅读

JSSC 2019-07 笔记

7月份的 JSSC,主要看了下面的论文:

A 2.5 ppm/◦C 1.05-MHz Relaxation Oscillator With Dynamic Frequency-Error Compensation and Fast Start-Up Time

下图所示为传统的 RC Relaxation Oscillator ,左图中用了两个比较器控制电容 C1/C2 轮流充放电,因而在整个周期中包含了两个比较器的延时;右图中采用了一个比较器去除了两个比较器之间的误差的问题,但是需要引入额外的 reset 时间来保证电容的完全放电。

继续阅读

JSSC 2019-06 笔记

6月份的 JSSC,主要看了下面的论文:

A Second-Order Noise-Shaping SAR ADC With Passive Integrator and Tri-Level Voting

如下图所示,这里的 Noise-Shaping SAR ADC 与一般的 SAR ADC 的差别主要在于将将 SAR 工作后的 Vres 取出经过滤波 H(z) 后加入下次的 SAR 工作,以此来实现量化噪声的整型。

继续阅读